High-Level Verification Solutions

Siemens levert toonaangevende producten en methodieken voor design op hoog niveau en levert oplossingen op meerdere punten van het ontwerpproces. Ontwerpcontrole, code- en functionele dekking en formele verificatie voor C ++- en SystemC-gelijkwaardigheidscontrole.

Aankomende evenementen van HLS & HLV HLS- en HLV-bronnenbibliotheek

Katapult High-Level Verification Solutions

Versnel uw High-Level Verification (HLV) -flow met bekende en vertrouwde methoden met behulp van het Catapult HLV-platform. Verlaag de totale doorlooptijd en kosten van uw SoC-verificatie met wel 80% door gebruik te maken van hoogwaardige ontwerpcontrole, code/functionele dekking en statische en formele methoden.

Catapult Coverage

HLS-bewuste codedekking, inclusief ondersteuning voor verklaring, filiaal, conditie, expressie (FEC) en array-toegangsdekking plus op SystemVerilog geïnspireerde functionele dekking met ondersteuning voor covergroups, coverpoints, bins en crosses.

Catapult Formal Verification Tools

Ontdek fouten, onduidelijkheden en problemen met het ontwerp van problemen of fouten met gebruikersbeperkingen in een vroeg stadium van het HLS-proces formeel. Zelfs bij verschillen in timing en interfaces maakt Catapult Formal verificatie en een sluitingsstroom van de dekking mogelijk.

SLEC System

Controleer de juistheid van RTL met je High-Level-modellen met SLEC. Dit is een bewijs dat specificatie en implementatie identiek zijn, ondanks verschillen in taal, timing of abstractie.

Verificatie op hoog niveau

Questa HL-SystemC

Ontwerpverificatie op hoog niveau met Questa HL-SYC-uitbreiding helpt problemen vóór de synthese te elimineren door de verificatie eerder in de flow te starten.