3D-geïntegreerde schakelingen (3D-IC's) zijn in opkomst als een revolutionaire benadering van ontwerp, productie en verpakking in de halfgeleiderindustrie. 3D-IC's bieden aanzienlijke voordelen op het gebied van grootte, prestaties, energie-efficiëntie en kosten en zijn klaar om het landschap van elektronische apparaten te transformeren. 3D-IC's brengen echter nieuwe uitdagingen op het gebied van ontwerp en verificatie met zich mee die moeten worden aangepakt om een succesvolle implementatie te garanderen.
De belangrijkste uitdaging is ervoor te zorgen dat actieve chipletten in een 3D IC-assemblage zich elektrisch gedragen zoals bedoeld. Ontwerpers moeten beginnen met het definiëren van de 3D-stack-up, zodat ontwerptools de connectiviteit en geometrische interfaces tussen alle componenten in de assemblage kunnen begrijpen. Deze definitie stimuleert ook de automatisering van parasitaire koppelingseffecten tussen matrijzen, wat de basis legt voor analyse op 3D-niveau van thermische en stresseffecten.
