Uitdagingen bij digitale implementatie
Het beheren van de complexiteit van het ontwerp, de prestaties, het vermogen en de gebiedsdoelstellingen en de time-to-market zijn cruciale uitdagingen in modern SoC-ontwerp. De complexiteit van ontwerpregels en de timing van vergaderingen maken het afsluiten van ontwerpen uitdagender dan ooit, en vragen om een paradigmaverschuiving in plaats en route.
Het bereiken van de sluiting van de DRC
Uitgebreid gebruik van technologie met meerdere patronen, EUV-lithografie en cellen met verschillende hoogtes bemoeilijkt de plaatsing en routering. Fundamentele veranderingen in de plaats-en-routetechnologie zijn nodig om de DRC effectief te sluiten.
Het leveren van concurrerende PPA
De markt wil IC's met het laagste stroomverbruik en de hoogste prestaties. Doorbraakoptimalisatietechnologieën kunnen het vermogen tot een minimum beperken en tegelijkertijd de doelstellingen op het gebied van timing en gebied bereiken en de ontwikkelingskosten beheersen.
Verkorting van de sluitingstijd
Een nauwkeurige schatting van de timing na de route is moeilijker dan ooit vanwege de toename van de wire-/via-weerstand. Voorkom iteraties, verbeter de PPA en verkort de sluitingstijd door de gedetailleerde route-zichtbaarheid eerder in de flow te vergroten.
Place-and-route schudt het digitale IC-ontwerp op zijn kop
PowerFirst-implementatietechnologie
Verlaag het totale energieverbruik voor energiegevoelige toepassingen
Detail-route-centrische synthese
Realiseer een snelle ontwerpsluiting en los geavanceerde uitdagingen op het gebied van hoge kabel/via-weerstand van knooppunten op
Gecertificeerd door toonaangevende gieterijen
Gecertificeerd door toonaangevende gieterijen tot 4 nm en snelle stijging op 3 nm-certificeringen
Even voorstellen Aprisa: Een softwareoplossing voor Place-and-Route
De Aprisa Het place-and-route-platform is een gedetailleerde, op de route gerichte oplossing voor de uitdagingen van de moderne digitale IC-implementatie.
