Ontwerpen op geavanceerde procesknooppunten vereist het beheer van de toenemende complexiteit van de chip, kortere planningen en hogere ontwikkelingskosten. AprisaDe gedetailleerde, op routes gerichte architectuur voldoet aan deze uitdagingen met een snellere sluiting van het ontwerp en een meer voorspelbare PPA voor RTL-naar-GDS-stromen.
Aprisa digitale implementatie is een RTL-naar-GDS-oplossing die volledige synthese en plaats-en-route-functionaliteit biedt voor hiërarchische ontwerpen op het hoogste niveau en implementatie op blokniveau. De correlatie van de tapeout-kwaliteit met signoff-tools, zowel voor STA-timing als voor DRC, vermindert de sluiting van het ontwerp en zorgt voor optimale prestaties, vermogen en oppervlakte (PPA).
Aprisa biedt volledige ondersteuning van RTL-naar-GDS, inclusief fysiek bewuste RTL-synthese. De gedetailleerde, op routes gerichte architectuur met een uniform hiërarchisch gegevensmodel en gedeelde basisengines, plus ingebouwde AI-technologieën, zorgen voor een snellere, meer voorspelbare PPA-afsluiting en een snelle verhoging van de productiviteit.
Aprisa biedt volledige functionaliteit voor hiërarchisch ontwerp op topniveau en implementatie op blokniveau voor complexe digitale ontwerpen. De gedetailleerde, op de route gerichte architectuur, het uniforme hiërarchische gegevensmodel en de gedeelde basisengines maken een snelle sluiting van het ontwerp en een optimale kwaliteit van de resultaten (QoR) mogelijk.
AprisaDe gedetailleerde routecentrische architectuur en het uniforme hiërarchische gegevensmodel maken efficiënte en frequente communicatie mogelijk tussen fysiek bewuste RTL-synthese, plaatsingsoptimalisatie, CTS-optimalisatie en gedetailleerde routering voor verbeterde kwaliteit van resultaten, minder iteraties en snellere ontwerpconvergentie.
In-Hierarchy Optimization (iHO) zorgt ervoor dat de timing op het hoogste niveau en op blokniveau tegelijkertijd wordt afgesloten, waardoor het niet meer nodig is om de timing opnieuw te budgetteren of het ontwerp af te vlakken. Dit maakt het mogelijk om het aantal ECO-iteraties te minimaliseren, wat resulteert in een vermindering van de inspanningen voor het afsluiten van de timing, van weken naar dagen.
Aprisa levert out-of-the-box optimale PPA. Dit helpt fysieke ontwerpers om de inspanningen bij elke stap van de RTL-naar-GDS-flow te verminderen en een snellere time-to-market te bereiken.
Aprisa bewaart gedetailleerde routeringsinformatie over de kritieke netten in de hele RTL-naar-GDS-stroom, waardoor het aantal ontwerpiteraties wordt verminderd en het ontwerp sneller wordt afgesloten.
Aprisa AI herdefinieert de digitale implementatie van RTL-naar-GDS door AI naadloos te integreren in de kern van de flow. Automatische ontwerpverkenning, ingebouwde interface in natuurlijke taal en AI Agent-mogelijkheden om de productiviteit te verhogen.
AprisaDe correlatie met de standaard signoff-tools in de branche zorgt voor een snellere ontwerp-PPA doordat er geen extra beschermingsbanden nodig zijn en het aantal ECO-iteraties wordt verminderd, wat resulteert in een kortere tijd tot sluiting van de ondertekening.
PowerFirst-modus in Aprisa stelt ontwerpers in staat om eerst te implementeren voor het beste vermogen en vervolgens te convergeren met de beste prestaties. Deze techniek zorgt voor meer vermogen voor ontwerpen waarbij het vermogen centraal staat, zonder dat dit ten koste gaat van de prestaties.
Of fysieke ontwerpers nu zeer complexe ontwerpen willen implementeren of in de kortst mogelijke tijd willen uitwerken, Aprisa werkt voornamelijk out-of-the-box om de PPA- en ontwerpstatistieken te leveren die er het meest toe doen, voor elk bepaald digitaal IC-ontwerpproject.
Neem contact op met vragen of opmerkingen. We zijn er om te helpen!
