Skip to main content
Deze pagina wordt weergegeven met behulp van automatische vertaling. In plaats daarvan in het Engels bekijken?
Een 3D-afbeelding van een printplaat met verschillende componenten en draden.
Geavanceerde 3D IC-ontwerpstroom

3D IC-ontwerp en verpakkingsoplossingen

Een geïntegreerde IC-verpakkingsoplossing die alles omvat, van planning en prototyping tot ondertekening voor verschillende integratietechnologieën zoals FCBGA, FOWLP, 2.5/3DIC en andere. Onze 3D IC-verpakkingsoplossingen helpen u de beperkingen van monolithische schaalvergroting te overwinnen.

De afbeelding is een logo met een blauwe achtergrond en een witte omtrek van iemands hoofd met een kroon erop.

Een bekroonde oplossing

Winnaar van de 3D Incites Technology Enablement Award

Wat is 3D IC-ontwerp?

De halfgeleiderindustrie heeft de afgelopen 40 jaar grote vooruitgang geboekt op het gebied van ASIC-technologie, wat heeft geleid tot betere prestaties. Maar nu de wet van Moore zijn grenzen nadert, wordt het steeds moeilijker om apparaten op te schalen. Het krimpen van apparaten duurt nu langer, kost meer en brengt uitdagingen met zich mee op het gebied van technologie, ontwerp, analyse en productie. Komt dus in 3D IC terecht.

Wat is de drijfveer van een 2,5/3D IC?

3D IC is een nieuw ontwerpparadigma dat wordt aangedreven door de afnemende opbrengsten van schaalvergroting van IC-technologie, ook bekend als de wet van Moore.

Alternatieven voor monolithische oplossingen die kosten opleveren

Alternatieve benaderingen omvatten het opsplitsen van een System-on-Chip (SoC) in kleinere functionele „blokken” en het gebruik van multi-die-architecturen om de fysieke beperkingen van de grootte van het dradenkruis te overwinnen.

Hogere bandbreedte/lager vermogen

Bereikt door geheugencomponenten dichter bij de verwerkingseenheden te brengen, waardoor de afstand en de latentie bij de toegang tot gegevens worden beperkt. Componenten kunnen ook verticaal worden gestapeld, waardoor kleinere fysieke afstanden tussen de componenten mogelijk zijn.

Heterogene integratie

Heterogene integratie heeft verschillende voordelen, waaronder de mogelijkheid om verschillende proces- en technologieknooppunten te combineren, en de mogelijkheid om gebruik te maken van 2.5D/3D-assemblageplatforms.

3D-IC-ontwerpoplossingen

Onze 3D IC-ontwerpoplossingen ondersteunen architecturale planning/analyse, planning/verificatie van fysieke ontwerpen, elektrische en betrouwbaarheidsanalyses, en ondersteuning bij test/diagnose tijdens de overdracht van de productie.

Een Siemens Innovator 3D IC-redactiekamer met een persoon die voor een scherm staat en een 3D-model toont.

Heterogene 2,5/3D-integratie

Een volledig systeem voor heterogene systeemplanning, dat flexibele logische ontwerpmogelijkheden biedt voor naadloze connectiviteit van de planning tot het uiteindelijke LVS van het systeem. De functionaliteit voor vloerplanning ondersteunt het schalen van complexe heterogene ontwerpen.

Een promotieafbeelding voor Aprisa met een persoon in pak en stropdas met een onscherpe achtergrond.

3D SoIC-implementatie

Bereik snellere ontwerpcyclustijden en van pad naar tapeout dankzij de routeerbaarheid van het ontwerp en de PPA-sluiting tijdens de optimalisatie van de plaatsing. Optimalisatie binnen de hiërarchie zorgt ervoor dat de timing op het hoogste niveau wordt afgesloten. Geoptimaliseerde ontwerpspecificaties zorgen voor betere PPA, gecertificeerd voor geavanceerde TSMC-knooppunten.

Een diagram dat de integratie toont van een substraat met een blockchain-netwerk.

Implementatie van het substraat

Eén enkel platform ondersteunt geavanceerd ontwerp van SIP-, chiplet-, siliciuminterposers, organische en glazen substraten, waardoor de ontwerptijd wordt verkort dankzij een geavanceerde methode voor hergebruik van IP-adressen. Conformiteitscontroles in het ontwerp voor SI/PI en procesregels maken analyses en afmeldingen overbodig.

Er staat iemand voor een gebouw met een groot raam en een bord erop.

Functionele verificatie

Met deze oplossing wordt de netlijst voor de samenstelling van de pakketten vergeleken met een „gouden” referentienetlijst om ervoor te zorgen dat de functionaliteit correct is. Het maakt gebruik van een geautomatiseerde workflow met formele verificatie, waarbij alle interconnecties tussen halfgeleiderapparaten binnen enkele minuten worden gecontroleerd, wat een hoge nauwkeurigheid en efficiëntie garandeert.

Een diagram van een DDR-geheugeninterface met een kloksignaal en datalijnen.

Elektrische simulatie en afmelding

Stimuleer de fysieke indeling met analyses in het ontwerp en met elektrische bedoelingen. Combineer silicium-/organische extractie voor SI/PI-simulatie met technologisch nauwkeurige modellen. Verbeter de productiviteit en de elektrische kwaliteit door op te schalen van voorspellende analyse tot definitieve goedkeuring.

Een 3D-afbeelding van een printplaat waarop verschillende componenten en draden zijn aangesloten.

Mechanisch co-ontwerp

Ondersteun mechanische voorwerpen op de plattegrond van het pakket, zodat elk onderdeel als mechanisch kan worden behandeld. Mechanische cellen zijn opgenomen in analyse-exports, met bidirectionele ondersteuning voor xPd en NX via de bibliotheek met behulp van IDX, wat zorgt voor een naadloze integratie.

De afbeelding toont een stapel boeken met een blauwe kaft en een wit logo op de voorkant.

Fysieke verificatie

Uitgebreide verificatie voor lay-outonafhankelijke substraataftekening met Calibre. Het vermindert het aantal iteraties bij het afmelden door fouten op te lossen door middel van HyperLynx-DRC-verificatie tijdens het ontwerp, waardoor het rendement en de produceerbaarheid worden verbeterd en de kosten en uitval worden beperkt.

Een promotieafbeelding voor Calibre 3D Thermal met een warmtebeeldcamera met een rood lampje aan de bovenkant.

Thermische/mechanische simulatie

Thermische oplossing van transistor tot systeemniveau en schaalbaar van vroege planning tot afmelding van het systeem, voor gedetailleerde thermische analyses op matrijsniveau met nauwkeurige pakket- en randvoorwaarden. Verlaag de kosten door de noodzaak van testchips tot een minimum te beperken en helpt bij het identificeren van problemen met de betrouwbaarheid van het systeem.

Een diagram dat een processtroom toont met verschillende stappen en onderlinge verbanden.

Beheer van de levenscyclus van producten

Beheer van eCAD-specifieke bibliotheek- en ontwerpgegevens. Zorgt voor de beveiliging en traceerbaarheid van WIP-gegevens, met selectie van componenten, distributie van bibliotheken en hergebruik van modellen. Naadloze PLM-integratie voor het beheer van de levenscyclus van producten, productiecoördinatie, aanvragen van nieuwe onderdelen en vermogensbeheer.

Een diagram dat een multi-die-chip toont met verschillende onderling verbonden componenten en paden.

2.5D/3D-ontwerp voor de test

Verwerk meerdere matrijzen/chipletten door middel van testen op matrijsniveau en stapelniveau, met ondersteuning van IEEE-normen zoals 1838, 1687 en 1149.1. Het biedt volledige toegang tot de validatie van de wafeltest in de verpakking en breidt 2D DFT uit naar 2.5D/3D, met behulp van het Tessent Streaming Scan Network voor naadloze integratie.

Een promotieafbeelding voor Avery met een persoon die een stapel witte papieren vasthoudt met een smiley erop.

Verificatie-IP voor 3D IC

Elimineer de tijd die wordt besteed aan de ontwikkeling en het onderhoud van aangepaste busfunctionele modellen (BFM's) of verificatiecomponenten. Avery Verification IP (VIP) stelt System- en System-on-Chip (SoC) -teams in staat om de verificatieproductiviteit drastisch te verbeteren.

Een aankondiging van een persbericht voor Solido IP-validatie met een logo en tekst.

3D IC-ontwerp en -verificatie

Het Solido Intelligent Custom IC-platform, powered by gepatenteerde technologie, biedt geavanceerde oplossingen voor circuitverificatie die zijn ontworpen om 3D-IC-uitdagingen aan te pakken, te voldoen aan strenge vereisten voor signaal-, stroom- en thermische integriteit en om de ontwikkeling te versnellen.

De afbeelding toont een persoon die voor een whiteboard staat met een diagram en tekst.

Ontwerp voor betrouwbaarheid

Garandeer de betrouwbaarheid van de interconnectie en ESD-bestendigheid met uitgebreide point-to-point (P2P) weerstands- en stroomdichtheidsmetingen (CD) over de chip, interposer en het pakket. Houd rekening met verschillen in procesknooppunt en ESD-methodologie met een robuuste interconnectie tussen beveiligingsapparatuur.

Wat kunnen 3D-IC-ontwerpoplossingen voor u betekenen?

Een chiplet is ontworpen met dien verstande dat deze wordt verbonden met andere chipletten in een verpakking. Nabijheid en een kortere interconnectieafstand betekenen minder energieverbruik, maar het betekent ook dat een groter aantal variabelen zoals energie-efficiëntie, bandbreedte, oppervlakte, latentie en toonhoogte moet worden gecoördineerd.

Veelgestelde vragen over onze 3D IC Solutions

Meer informatie

Laten we praten!

Neem contact op met vragen of opmerkingen. We zijn er om te helpen!