3D integrētās shēmas (3D IC) parādās kā revolucionāra pieeja projektēšanai, ražošanai un iepakošanai pusvadītāju nozarē. Piedāvājot ievērojamas priekšrocības lieluma, veiktspējas, energoefektivitātes un izmaksu ziņā, 3D IC ir gatavi pārveidot elektronisko ierīču ainavu. Tomēr ar 3D IC nāk jaunas dizaina un verifikācijas problēmas, kas jārisina, lai nodrošinātu veiksmīgu ieviešanu.
Galvenais izaicinājums ir nodrošināt, lai aktīvie mikroshēmojumi 3D IC komplektā darbotos elektriski, kā paredzēts. Dizaineriem jāsāk ar 3D sakrašanās definēšanu, lai projektēšanas rīki varētu saprast savienojamību un ģeometriskās saskarnes visās montāžas sastāvdaļās. Šī definīcija veicina arī savstarpēju parazītu sakabes ietekmes automatizāciju, liekot pamatu termiskās un stresa ietekmes 3D līmeņa analīzei.
