FPGA/PCB bendras dizainas

Srauto integravimas

I/O optimizavimas yra glaudžiai integruotas su “Xpedition Enterprise” projektavimo srautu, pasiekiamu bet kuriame projekto etape naudojant skirtuką “Xpedition” scheminio projektavimo aplinkoje. Scheminės, PCB išdėstymo ir FPGA duomenų bazės yra saugomi sinchronizuoti per sinchronizavimo asistentas. Tai leidžia vartotojams geriau kontroliuoti projekto projektavimo duomenų srautą. Be to, scheminiai vartotojai gali nuspręsti, kada FPGA duomenys (nauji ar atnaujinti) turi būti perkelti į PCB dizainą. Prieš pradedant talpinimą ar maršrutizavimą PCB, I/O optimizatorius leidžia grindų planavimą naudojant “Xpedition” projekto duomenis grindų plano lange, kad būtų geriau pradinis priskyrimas. Tada rezultatai gali būti eksportuojami į “Xpedition” išdėstymo aplinką. FPGA dalys valdomos projekto arba įmonės bibliotekos lygmeniu.

Signalų grupavimas

Signalų grupes galima lengvai sukurti, kad būtų galima valdyti didelio kaiščių skaičiaus FPGA signalo sudėtingumą ir pagreitinti kaiščių priskyrimo procesą. Kiekviena grupė gali apibrėžti tam tikrų aparatinės įrangos funkcijų sąsajas, kurios vėliau bus įdiegtos FPGA. Šios grupės gali būti traktuojamos kaip atskiri DTL subjektai įrankyje. Signalų grupes galima sukurti rankiniu būdu per GUI arba išgauti iš HDL failo (Verilog arba VHDL).

Smeigtukų padalijimas

Sugrupuojant kaiščius per FPGA įvesties/išvesties bankus, optimizatorius suteikia daugiau lankstumo priskiriant kaiščius. Smeigtukų skaidymo privalumai yra geresnis PCB ryšio planavimas, pritaikytas simbolių generavimas ir kaiščių apsikeitimo taisyklių sumažinimas grupėje, todėl geriau kontroliuojamas kaiščių optimizavimas ir geresnis neto išnarpliojimas. Be to, signalų grupės gali būti priskirtos skaidiniui kaip vienas subjektas, pašalinant poreikį skirstyti signalų grupes tarp įvesties bankų. GUI padaro kaiščių skaidinių valdymą įrankyje intuityviu ir paprastu.

Signalų ir kaiščių priskyrimai

Rankiniu būdu priskirti šimtus HDL signalų FPGA kaiščiams, o vis dar griežtai laikytis FPGA pardavėjų taisyklių yra iššūkis visiems. Norėdami tai atremti, įvesties/išvesties optimizavimo priemonė vartotojams suteikia intuityvią ir GUI, kurioje gausu naudingų funkcijų. Tai apima automatinį priskyrimą, signalų standartų priežiūrą, priskyrimą paprastu vilkimu ir nuleidimu, palaikymo operacijoms objektų rinkiniuose ir dinaminio filtravimo. Dėl to signalo kaiščio priskyrimas yra paprasta operacija. Kiekvienas kaiščio priskyrimo pakeitimas yra valdomas visame FPGA laive esančiame sraute ir yra nuoseklus, nes optimizatorius yra tarp FPGA ir PCB srautų, pranešdamas apie visus pakeitimus, atliktus abiejose pusėse.

Automatizuotas detalių ir simbolių generavimas

Pati FPGA įrenginių prigimtis reikalauja kitokio požiūrio į simbolių generavimo procesą. FPGA logika projekto metu gali keistis kelis kartus ir simboliai turi būti laikomi atitinkančiais tuos pakeitimus. Vartotojai turi galingų funkcijų rinkinį, dėl kurio simbolių kūrimas yra lengvas, greitas ir be klaidų, o vis tiek leidžia visiškai kontroliuoti simbolių kūrimo procesą. Palyginti su rankiniu simbolių kūrimu, laikas sutrumpėja nuo valandų ar dienų iki minučių.

Grindų planavimas

Svarbus PCB projektavimo srauto etapas yra komponentų išdėstymas ir orientacija į patį plokštės išdėstymą. Grindų planavimas gali būti atliekamas prieš PCB išdėstymo procesą ir jo metu. Dizaineriai turi aiškų pranašumą, nes gali atlikti FPGA kaiščių priskyrimo pakeitimus tiesiai nuo ankstyvojo projekto etapo.

Grynosios linijos išskleidimas

• Signalo-pin priskyrimai gali būti automatiškai optimizuojami laikantis konkrečių kaiščių taisyklių ir apribojimų. Tai leidžia labai efektyviai išskleisti grynąsias linijas, todėl:
• Sumažintas sluoksnių skaičius
• Signalo vientisumo problemų sumažinimas
• Padidintas laiko biudžetas
• Pėdsakų ilgio sumažinimas PCB
• Daug greitesnis FPGA maršruto laikas in situ ant lentos.

I/O optimizatorius garantuoja be klaidų kaiščių keitimą signalo priskyrimo proceso metu. Išnarpliojimas gali būti atliekamas pagal Xpedition išdėstymo duomenis arba daug anksčiau grindų planavimo metu. Be to, jis yra visiškai palaikomas tarp kaiščių, kaiščių pabėgimų, pabaigos-of-pėdsakų ir maršruto taikinių.

FPGA kelių egzempliorių

Daugeliu atvejų tas pats FPGA įrenginys turės skirtingas logines funkcijas, bendrinamas visuose projektuose ar net bendrinamas per vieną projektą. I/O optimizatorius visiškai palaiko šias situacijas ir tai daroma automatiškai projekto kūrimo metu. FPGA, atstovaujamos skirtingais funkciniais simboliais BOM ataskaitoje, yra išvardytos kartu su pardavėjo kodais.

Multi-FPGA optimizavimas

Sėkmingą dviejų ar daugiau FPGA įrenginių jungčių optimizavimą beveik neįmanoma atlikti be šios naujausios technologijos. Optimizavimo algoritmas įvertina visus galimus ryšio derinius, kad būtų pasiektas optimalus sujungimas, sumažinant grynųjų kryžminių perjungimų, atsirandančių iš pradinio priskyrimo, leidžiant didesnius maršruto užbaigimo rodiklius. FPGA I/O optimizavimo priemonė standartiškai apima kelių FPGA optimizavimą.