HyperLynx Signal Integrity

Signalo vientisumas tradiciškai matuojamas naudojant osciloskopą, kad būtų galima pamatyti bangos formos charakteristikas ir patikrinti, ar laikomasi reikalavimų. Kiti instrumentai, tradiciškai naudojami signalo vientisumui patikrinti, yra vektorinio tinklo analizatoriai (VNA) ir laiko srities reflektometrai (TDR).

Paprastai kalbant, signalo vientisumas gali būti apibrėžiamas kaip gebėjimas išlaikyti elektrinių signalų kokybę perdavimo grandinėje metu. “HyperLynx Signal” vientisumas leidžia vartotojui analizuoti grandines dėl klausimų, susijusių su viršijimu, undershoot, skambėjimu ir kryžminiu stebėjimu. Be bendro signalo vientisumo, HyperLynx SI gali būti naudojamas analizuoti konkrečias sąsajas, tokias kaip DDR ir SERDES, kurios turi apibrėžtą signalo vientisumo perdavimo/ fail metriką.

“HyperLynx” apima “DDRx Batch” vedlį, skirtą DDRx sąsajų projektavimui ir patikrinimui. “DDRx Batch” vedlys yra visa apimantis, “JEDEC” pagrįstas įrankis, skirtas vartotojui atlikti visą DDRx sąsajos modeliavimo procesą ir gali palaikyti DDR-DDR5, o LPDDR - LPDDR5. “DDRx Batch” vedlį galima naudoti tiek prieš, tiek po išdėstymą, kad būtų galima suprojektuoti ir patikrinti sąsajas. “HyperLynx” apima “JEDEC” pagrįstus DRAM komponentų laiko modelius ir pateikia bendrą valdiklio laiko modelį. Valdiklio laiko modelio pritaikymas galimas pervaldiklio laiko nustatymo modelio vedlio naudojimą. Be to, “HyperLynx” suteikia bendrą DDR5 IBIS-AMI modelį, skirtą valdikliui, DRAM ir registruotam laikrodžio įrenginiui (RCD). Šie modeliai yra pagrįsti technologijomis ir gali būti naudojami kaip efektyvus atspirties taškas, kai tiekėjų modelių nėra.

Taip, “HyperLynx” apima “SerDes Compliance” ir “SerDes Batch” vedlius, specialiai sukurtus didelės spartos nuosekliųjų nuorodų analizavimui. “HyperLynx” apima daugiau nei 260 įmontuotų protokolų, leidžiančių vartotojui sklandžiai projektuoti ir patikrinti didelės spartos serijinius kanalus. Atitikties vedlys skirtas analizuoti nuoseklias nuorodas pagal šiuos standartinius protokolus be konkrečių tiekėjo modelių. “SerDes Batch” vedlys skirtas analizuoti nuoseklias nuorodas naudojant konkrečius pardavėjo IBIS-AMI modelius. Tiek atitikties, tiek “SerDes Batch” vedliai siūlo išsamias ataskaitas su integruotomis darbo eigomis tarp išankstinio ir po išdėstymo projektavimo ir tikrinimo. Be to, per struktūrų 3D sritis galima aptikti ir išspręsti automatiškai naudojant integruotą pilnos bangos 3D elektromagnetinį sprendėją, kartu palaikant lygiagretumą naudojant darbo paskirstymą.

“HyperLynx” apima bendrosios paskirties signalų ir galios vientisumo įrankį, skirtą elektroninėms sistemoms projektuoti ir tikrinti. Atspindžiai ir kryžminis tyrimas yra lengvai imituojami HyperLynx interaktyviai naudojant virtualų osciloskopą arba paketiniu režimu, kai vartotojas gali pasinaudoti kelių tinklų ar net viso dizaino imitavimo pranašumais. Vartotojai gali ištirti, kaip elementai, įskaitant perdavimo linijas, vias, pasyviuosius komponentus, pavaros stipriąsias puses, nutraukimo metodus ir stackup variantus, veikia atspindžius ir kryžminį tyrimą.

IBIS-AMI reiškia Input/Output Buffer Information Specification - Algorithmic Modeling Interface. AMI yra IBIS modeliavimo formato pratęsimas ir naudojamas modeliuoti prietaiso, pavyzdžiui, SerDes siųstuvo-imtuvo išlyginimo grandinės elgesį. “HyperLynx” palaiko IBIS-AMI modelius, skirtus naudoti “SerDes Batch” vedlyje, ir DDR5 ir mažos galios DDR5 (LPDDR5) modeliavimui.

“HyperLynx” gali būti naudojamas greitųjų konstrukcijų projektavimui ir patikrinimui atlikti. Išankstinis išdėstymo etapas dažnai laikomas dizainu, o po išdėstymo laikomas patikrinimu. “HyperLynx LineSim” leidžia vartotojui kurti bendrus veidus, tiriant kompromisus su maršruto topologijomis, pavaros stipriosiomis pusėmis ir nutraukimo schemomis. Tikslas yra iš anksto išdėstymas arba dizainas yra sukurti taisykles ir apribojimus vairuoti PCB išdėstymą. HyperLynx BoardSim naudojamas patikrinti, ar tie dizaino apribojimai buvo įgyvendinti tikrinant reikalavimus per interaktyvios modeliavimo ir vedlių sistemą.

Yra daug minties mokyklų, susijusių su signalų ir galios vientisumo modeliavimo metodikomis. “Siemens” rekomenduoja laipsniško tikrinimo metodiką. Progresyvus tikrinimas yra metodika, kuria siekiama greitai ir efektyviai pašalinti paprasčiausias problemas, naudojant automatizuotą projektavimo taisyklių tikrinimą per HyperLynx KDR. Po to, kai buvo nustatytos ir ištaisytos paprastos problemos, vartotojas gali paleisti modeliavimą naudodamas technologijomis pagrįstus modelius. Šie pagrindiniai modeliai nustato našumą pagal standartus ir leidžia vartotojui greitai paleisti modeliavimą, kad būtų galima nustatyti signalus, kuriuos gali prireikti tolesnės analizės. Paskutinis žingsnis yra atlikti analizę naudojant konkrečius pardavėjo modelius. Šie modeliai yra patys tiksliausi, tačiau taip pat reikalauja daugiausiai įgūdžių ir žinių. Taikydami laipsnišką patikrinimą, daugiau inžinierių gali anksti ir dažnai atlikti analizę, ne tik padidindami projektavimo proceso efektyvumą, bet ir išgelbėdami sunkiausias ekspertų problemas.