Pagerinkite dizaino išbandomumą, sumažinkite modelių skaičių ir sumažinkite RTL2GDSII projektavimo srautų sutrikimus naudodami pažangias DFT funkcijas “Tessent RTL Pro”. Redaguokite ir rašykite RTL, išlaikydami tai, kas buvo perskaityta, išvaizdą ir pojūtį, kad būtų lengviau palyginti pakeitimus tarp prieš ir po DFT įdėtų dizainų.
Remkitės “Tessent RTL” redagavimo galimybėmis naudodami “RTL Pro”, kuris leidžia dizaineriams panaudoti pažangiausius įrankius, kad galėtų tęsti pastūmimą į kairę, leidžiant “VersaPoint” ir “LBIST-OST” bandymo taškus įterpti į dizaino RTL.
Toliau naudokite trečiųjų šalių sintezės ir tikrinimo priemones, skirtas optimizuoti pridėtinę DFT logiką sintezės metu paliekant tik nuskaitymo įterpimą, kurį reikia atlikti vartų lygyje. Įdėta logika yra RTL; išvesties dizainas išlieka RTL.
Įdėkite “x-bounding” ir “VersaPoint” bandymo taško technologiją į dizaino RTL, kad pagerintumėte aprėptį ir sumažintumėte modelių skaičių.
Naudokite tą patį RTL sintezei ir patikrinimui, kad pagerintumėte našumą ir sutrumpintumėte projektavimo laiką. Rašymas bandymas-įterptas RTL leidžia sintezės įrankius optimizuoti DFT logiką. Tikrinimo įrankiai veikia greičiau, kai naudojami su RTL.
Automatizuokite bandymo taškų, įvyniojimo ląstelių ir x-ribojimo logikos analizę ir įterpimą anksčiau projektavimo sraute, RTL lygiu. “Tessent RTL Pro” tvarko sudėtingus “Verilog” ir “SystemVerilog” konstruoja ir palaiko originalaus RTL dizaino išvaizdą ir jausmą. Gautas RTL produkcija supaprastina pasroviui įrankių srautą, leidžiantį sintezei atsižvelgti į bandymo logiką, pridėtą prie dizaino.
“Tessent RTL Pro” remiasi rinkoje pirmaujančiais “Tessent” DFT įrankiais, teikdamas unikalų funkcionalumą, kuris padeda klientams sutrumpinti dizaino įgyvendinimo laiką ir pagreitinti patekimo į rinką laiką. Sužinokite daugiau apie tai, kaip šioje baltojoje knygoje.
Labai svarbioms programoms rinkose, tokiose kaip transportavimas ir medicinos prietaisai, reikalinga aukštesnė bendra gamybos bandymų kokybė, tačiau tai dažnai reiškia daugiau bandymų modelių, duomenų apimties ir ilgesnio bandymo laiko.
Būti konkurencingam šiandieninėje puslaidininkių rinkoje reiškia integruotų, keičiamo dydžio ir lanksčių sprendimų priėmimą, siekiant sumažinti DFT įgyvendinimo laiką, bandymų išlaidas ir laiką patekti į rinką.
Sudėtingiausių DFT užduočių įgyvendinimą supaprastina patikrinta ir plačiai naudojama automatizacija, prieinama “Tessent” produktuose. Šiame dokumente aprašomi pagrindiniai RTL pagrįstos hierarchinės DFT metodikos komponentai.
