“Tessent DefectSim” yra tranzistoriaus lygio defektų simuliatorius analoginiams, mišriems signalams (AMS) ir neskaitomoms skaitmeninėms grandinėms. Jis matuoja defektų aprėptį ir defektų toleranciją ir puikiai tinka tiek didelės apimties, tiek didelio patikimumo IC.
Pagerinkite AMS saugumą, bandymų kokybę ir laiką. Tessent DefectSim” pakeičia rankinį bandymo aprėpties įvertinimą AMS grandinėse, generuodamas objektyvius duomenis, kuriais vadovaujamasi patobulinimais, reikalingais kokybės ir funkcinių saugos standartų ir bandymų aprėpties tikslams atitikti.
Pastatytas tranzistoriaus lygio defektų įpurškimo technikomis, naudojamomis “TestKompress Cell-Aware ATPG” nuskaitomoms skaitmeninėms grandinėms, “DectSim” tinka pramoniniams grandinių blokams, kuriuose yra šimtai ar tūkstančiai tranzistorių.
Sukurkite santrauką, kurioje išvardyti pagal tikimybę įvertintą defektų aprėptį, pasikliautinąjį intervalą ir matricą, kurioje išvardyti kiekvienas defektas ir ar jis buvo aptiktas pagal nesėkmingą bandymo ribą, ar skaitmeninę išvestį.
Dramatiškai sumažinkite bendrą modeliavimo laiką, palyginti su imituojančiais gamybos bandymais ir plokščiais išgautais išdėstymo netlistais klasikiniuose SPICE lygiagrečiuose procesoriuose.
Mes įvertinome “Tessent DefectSim” keliuose automobilių IC ir padarėme išvadą, kad tai labai automatizuotas ir lankstus sprendimas, padedantis patobulinti bandymų ir projektavimo bandymų metodus ir leidžia išmatuojamai pagerinti analoginių testų defektų aprėptį.
Pasinerkite į analoginio gedimų modeliavimo automobilių funkcinės saugos vaidmenį ir ištirti iššūkius, taikymus, naudą ir poveikį analoginio gedimų modeliavimo lustų projektavimui ir saugos standartų laikymuisi.
