Tessent DefectSim yra tranzistoriaus lygio defektų simuliatorius analoginių, mišrių signalų (AMS), ir neskaitomų skaitmeninių grandinių. Jis matuoja defektų aprėptį ir defektų toleranciją ir puikiai tinka tiek didelės apimties, tiek didelio patikimumo IC.
Pagerinkite AMS saugumą, bandymų kokybę ir laiką. Tessent DefectSim pakeičia rankinį bandymų aprėpties įvertinimą AMS grandinėse, generuojant objektyvius duomenis, kuriais vadovaujamasi patobulinimais, reikalingais kokybės ir funkcinės saugos standartams ir bandymų aprėpties tikslams pasiekti.
Pastatytas tranzistoriaus lygio defektų įpurškimo technikomis, naudojamomis “TestKompress Cell-Aware ATPG” nuskaitomoms skaitmeninėms grandinėms, “DectSim” tinka pramoniniams grandinių blokams, kuriuose yra šimtai ar tūkstančiai tranzistorių.
Sukurkite santrauką, kurioje išvardyti pagal tikimybę įvertintą defektų aprėptį, pasikliautinąjį intervalą ir matricą, kurioje išvardyti kiekvienas defektas ir ar jis buvo aptiktas pagal nesėkmingą bandymo ribą, ar skaitmeninę išvestį.
Dramatiškai sumažinkite bendrą modeliavimo laiką, palyginti su imituojančiais gamybos bandymais ir plokščiais išgautais išdėstymo netlistais klasikiniuose SPICE lygiagrečiuose procesoriuose.
Mes įvertinome Tessent DefectSim dėl kelių automobilių IC ir padarė išvadą, kad tai yra labai automatizuotas ir lankstus sprendimas, kuris vadovauja bandymų ir dizaino bandymo metodų patobulinimams ir leidžia mums išmatuojamai pagerinti analoginių testų defektų aprėptį.
Pasinerkite į analoginio gedimų modeliavimo automobilių funkcinės saugos vaidmenį ir ištirti iššūkius, taikymus, naudą ir poveikį analoginio gedimų modeliavimo lustų projektavimui ir saugos standartų laikymuisi.
