Tessent
all
Ultra-V
“End-to-end RISC-V” derinimo ir pėdsakų sprendimas, susidedantis iš įterptųjų IP ir programinės įrangos, skirtos suteikti išsamias, efektyvias derinimo ir pėdsakų galimybes.
Tessent Embedded Analytics
“Tessent Embedded Analytics” yra RISC-V sekimo ir derinimo pramonės lyderė, leidžianti visos sistemos realaus laiko derinimą ir po diegimo analizę sudėtingoms sistemos-mikroschemoms (SoC).
Įdiegti greitai, be klaidų ir optimizuotas
Kovokite su didėjančiomis patvirtinimo išlaidomis naudodami “Tessent Embedded Analytics”. RISC-V pagrindu sukurtų dizainų ir sudėtingų SoC gamintojai gali naudoti galingą mikroschemų prietaisų ir programinės įrangos įrankių derinį, leidžiantį funkcinį stebėjimą, našumo analizę ir programinės įrangos optimizavimą. Sprendimas yra procesorius-agnostikas ir suteikia matomumą ir analizę laboratorijoje ir kai sistemos yra įdiegtos lauke.
Derinimas
Nustatykite ir išspręskite klaidas ir klaidas žymiai greičiau nei naudojant tradicinius tik programinės įrangos sprendimus.
Optimizuoti
Nustatykite pagrindinę nepakankamo našumo priežastį, susijusią su procesoriumi, atmintimi ir kitais SoC komponentais.
Dislokuoti
Stebėti ir rinkti duomenis iš sistemų nuolatinei analizei ir optimizavimui.
Tyrinėkite sprendimų sritis
Atvejo tyrimas
“Meta” kuria RISCV AI greitintuvų derinimo sprendimą
RISC-V pagrįsti AI greitintuvai transformavo dirbtinį intelektą, tačiau dėl didėjančio jų sudėtingumo derinimas tampa sudėtingas. Šiame pristatyme pristatoma, kaip “Tessent Embedded Analytics” naudojama išsamioje ir efektyvioje derinimo ir sistemos lygio Test (SLT) sistemoje, siekiant spręsti unikalius iššūkius, susijusius su RISC-V AI spartintuvais. Ši sistema siūlo keičiamo dydžio derinimo sprendimą.
Atvejo tyrimas
Kaip “Picocom” optimizuoja 5G SoC ir tinklus su “Tessent”
Klausykite, kaip Peteris Claydonas, “Picocom” prezidentas, kartu su “Siemens” Gajinder Panesar paaiškina, kaip “Tessent Embedded Analytics” teikia neįkyrią stebėseną ir įžvalgas, naudojamas optimizuojant “Picocom” 5G mažų ląstelių tinklo SoC.
“Kalray” optimizuoja sudėtingą programinę įrangą su “Trace Encoder”
Ieškodamas spręsti jų sudėtingos programinės įrangos krūvos pėdsakų ir derinimo iššūkius, “Kalray” panaudojo “Siemens” “Tessent Embedded Analytics Enhanced Trace Encoder IP modulį”. “Kalray” naudojimas įterptųjų funkcijų, tokių kaip filialo prognozavimas ir šuolio tikslo talpykla, lėmė reikšmingą suspaudimo laipsnį, todėl optimizuoti visos sistemos našumai.
Atvejo analizė
Kaip “Seagate” pagerina derinimą ir optimizavimą naudojant “Tessent”
Klausykite Richardo Bohno, “Seagate Technology” pažangios IP plėtros inžinerijos direktoriaus, aprašykite kai kuriuos “Seagate” iššūkius ir kaip jie naudoja “Tessent Embedded Analytics” produktus, kad pagerintų jų derinimą ir optimizavimą.
Sumažinkite SoC patvirtinimo laiką naudodami “Tessent”
“Tessent Embedded Analytics” pateikia holistinį sistemos lygio vaizdą apie sudėtingą elgesį šiandieniniuose SoC. Jis paverčia luste esančius duomenis veiksminga informacija ir gražiai tinka bet kokiam SoC kūrimo srautui. Klausykite, kaip Geir Eide, produkto valdymo direktorius kalba apie tai, kaip sumažinti SoC patvirtinimo laiką naudojant “Tessent Embedded Analytics”.
Sužinokite, su kuo bendradarbiaujame
Prisijunkite prie kai kurių didžiausių elektronikos pramonės vardų ir pradėkite naudoti “Tessent Embedded Analytics” technologiją. Jį palaiko partnerių ecosystem, įskaitant SoC kūrimo įrankių teikėjus, kitus silicio IP teikėjus ir procesorių tiekėjus, saugumo ekspertus ir silicio dizaino konsultacijas.
Sužinokite daugiau
el. knyga
all
Programinės įrangos apibrėžtos transporto priemonės
Sužinokite, kaip naudojant “Tessent” programinę įrangą galite suderinti su kylančiais standartais ir taisyklėmis, tuo pačiu siūlant išsamų sprendimų rinkinį, kad atitiktų šiandieninių automobilių IC pokyčių reikalavimus.
Pristatymas
all
RISC-V efektyvaus pėdsakų (E-Trace) standartas
Procesoriaus pėdsakas suteikia kūrėjams prieigą prie kritinių įžvalgų ir teismo medicinos galimybių valdyti įterptųjų sistemų kūrimo riziką. Šiame pristatyme pateikiama pėdsakų specifikacijos apžvalga.
Baltoji knyga
all
SoC derinimas: matomumo poreikis
Software suteikia daug plataus spektro įrenginių ir sistemų funkcijų. Todėl Software kokybė ir būdai, kuriais programinė įranga sąveikauja su aparatine įranga, kuria ji veikia, yra nepaprastai svarbi.
Baltoji knyga
all
Naudokite sistemos lygio duomenis, kad optimizuotumėte daugybę pagrindinių AI lustų
Tikimasi, kad naujosios daugiagyslės SoC architektūros, skirtos mašininiam mokymuisi (ML) ir dirbtinio intelekto (AI) programoms, leis labai patobulinti energijos vartojimo efektyvumą.
Baltoji knyga
all
Ilgas uodegos vėlavimas ir serverio derinimas
Skaitykite daugiau apie ilgo uodegos latencijos ir serverio derinimo poveikį ir išsamią programinės įrangos strategijas vėlavimo vengimui ir našumo derinimui šioje baltojoje knygoje.
Demonstracija
all
Lauterbach TRACE32 RISC-V pėdsakai
Sužinokite, kaip atlikti RISC-V pėdsaką naudojant Lauterbacho “TRACE32” sprendimą ir “Tessent Enhanced Trace Encoder” šiame demonstraciniame vaizdo įraše.