Šis “ReqTracer” | Siemens

Šis puslapis rodomas naudojant automatinį vertimą. View in English instead?

“ReqTracer” pašalina atotrūkį tarp projektavimo specifikacijų ir reikalavimų, kad padidintų tiek tradicinį (nukreiptą testą), tiek pažangų patikros produktyvumą ir efektyvumą.

Skaityti tinklaraštį Peržiūrėti informacinį lapą

Susisiekite su mūsų pardavimų komanda: 1-800-547-3000

Pagrindinės savybės

ReqTracer

Nustatant, ar laikomasi projektavimo reikalavimų, galite juos stebėti nuo specifikacijos iki RTL aprašymo iki patikros rezultatų — geriausia praktika bet kokiam reikalavimais pagrįsto projektavimo srautui. “ReqTracer” leidžia lengvai įgyvendinti ir sekti reikalavimais pagrįstą projekto kūrimo procesą.

“Quest” modeliavimas ir patikrinimas

Teminiai baltieji dokumentai

UVM ir sistemaVerilog

Artimiausi ir užsakomieji renginiai

Peržiūrėkite visus galimus UVM & SystemVerilog vaizdo įrašus adresu Tikrinimo akademija.

Asmuo, dėvintis virtualios realybės ausines, sąveikauja su holografiniu elektroninių komponentų ekranu.

SVA diegimo ir kodo pavyzdžiai

Įvadas į “SystemVerilog” teiginius

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite, kaip įgyvendinti lygiagrečius tvirtinimus naudojant “SystemVerilog” tvirtinimus (SVA), ir įgysite gilesnį supratimą apie tai, kaip jie gali papildyti jūsų esamas tikrinimo metodikas.

2022 m. “Wilson Survey” kortelės grafika - 320x180

Naujausios pramonės ASIC ir FPGA tendencijos

Wilsono tyrimai - 2022 m. Funkcinės patikros tyrimas

UŽSAKOMASIS INTERNETINIS SEMINARAS

Harry Fosteris pabrėžia pagrindines 2022 m. Wilsono tyrimų grupės funkcinio patikrinimo tyrimo išvadas ir pateikia savo aiškinimą bei analizę, susijusią su šiandieninėmis besiformuojančiomis ASIC ir FPGA projektavimo ir tikrinimo tendencijomis.

Sukurkite UVM testų stendą per dieną naudodami greitą, pakartojamą metodą

Greitas bandymų stendo kūrimas

Sukurkite UVM bandymų stendą per dieną - pakartojamas požiūris

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite, kaip įgalina UVM Framework ir Questa Verification IP

testbench kūrimas per dieną, todėl komanda gali sutelkti dėmesį į bandymų kūrimą ir uždarymo aprėptį.

Vyras naudoja planšetinį kompiuterį, kad valdytų dvi robotines rankas ant gamybos įrenginio grindų

Parašykite proxy valdomus bandymų stendus

Lengvas testų rašymas naudojant “proxy” valdomą “Testbench”

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare mes išnagrinėsime būdus, kaip sukurti galingus daugkartinio naudojimo bandymų stendus, paslėpdami signalus ir pateikdami savo testų rašytojams tarpinį serverį, leidžiantį jiems nedelsiant pradėti rašyti testus.

UVM kodavimo gairės: patarimai ir gudrybės, kurių tikriausiai nežinojote

UVM sekų, ko daryti ir ko negalima

UVM kodavimo gairės - patarimai ir gudrybės

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite, kaip sukurti testbench sandorius ir komponentų klases, kurios būtų lengvai derinamos ir pakartotinai naudojamos. Parodytos papildomos taisyklės SystemVerilog kodui, kad būtų išvengta bendrų klaidų.

“SystemVerilog” masyvų perkėlimas į kitą dimensiją

Sužinokite vektorių ir masyvų skirtumus

“SystemVerilog” masyvų perkėlimas į kitą dimensiją

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite, kad “SystemVerilog” turi daug dinaminių duomenų ir masyvo tipų. Jums bus parodyta, kuriuos pasirinkti švieslentėms, menkaverčiams atmintims, maišos masyvams, testbenchams ir dar daugiau.

Sujunkite bitus: “SystemVerilog” struktūros ir paketai

Techninės įrangos modeliavimo struktūros

SystemVerilog struktūros ir paketai

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinokite, kaip galite modeliuoti aparatūros registrus iki bitų lygio arba kurti sudėtingus duomenų tipus, kuriuose yra įvairių elementų, tokių kaip 4 būsenų logika, 2 būsenų sveikieji skaičiai, realieji skaičiai ir išvardyti tipai, derinys.

Stimuliuojantis imitavimas: UVM sandoriai

Transakcijų klasių išplėtimas

Stimuliuojantis imitavimas: UVM sandoriai

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite, kaip sukurti klases UVM sandoriams, dar vadinamiems sekos elementais. Jums taip pat bus parodyta, kur jie sukurti ir naudojami bandymų stende, ir nuo kokios klasės turėtumėte pradėti.

Stimuliuojantis imitavimas 2: UVM sekos

Stimulas su virtualiomis sekomis

Stimuliuojantis imitavimas 2: UVM sekos

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare išmoksite kurti klases UVM sekoms, kuriose yra vienas ar daugiau sandorių, kaip bandomoji klasė pradeda seką ir kaip sandoriai teka į seką ir iš jos į likusią testbench dalį.

“Verilog” pagrindai sistemaiVerilog apribotas atsitiktinis patikrinimas.

Išmokite analizuoti Verilog išraiškas

“Verilog” pagrindai sistemaiVerilog apribotas atsitiktinis

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite dvi dažniausiai pasitaikančias problemas, kai apribojimų sprendimo rezultatai neatitinka jūsų ketinimų: kaip taikomos “Verilog” išraiškos vertinimo taisyklės ir kokią įtaką tikimybei daro sprendimo reikšmių pasirinkimui.

UVM 1800.2 ir nauja ir patobulinta UVM kulinarijos knyga.

Pagrindiniai UVM 1800.2 papildymai

UVM 1800.2 ir nauja ir patobulinta UVM kulinarijos knyga

UŽSAKOMASIS INTERNETINIS SEMINARAS

Šiame internetiniame seminare sužinosite UVM 1800.2 pokyčius nuo UVM 1.2 ir 1.1d, kad galėtumėte būti pasirengę priimti naują standartą. Aptarsime pagrindinius UVM 1800.2 papildymus ir tai, kas yra naujoje UVM kulinarijos knygoje.

Pasiruošę šiandien su kuo nors pasikalbėti?

Mes pasiruošę atsakyti į jūsų klausimus.

Susisiekite su mūsų pardavimų komanda 1-800-547-3000

Pasikalbėkite su ekspertu

Sužinokite daugiau

Tikrinimo akademija

Patikrinimo akademija suteikia įgūdžių, reikalingų organizacijos funkcinio patikrinimo proceso galimybėms subrandinti, suteikdama metodinį tiltą tarp aukšto lygio vertės pasiūlymų ir žemo lygio detalių.

Peržiūrėti išteklius

Verification Horizons tinklaraštis

Įžvalga ir atnaujinimai apie sąvokas, vertybes, standartus, metodikas ir pavyzdžius, padedančius suprasti, ką pažangios funkcinio tikrinimo technologijos gali padaryti ir kaip efektyviausiai jas taikyti.

Skaityti tinklaraštį

Patikrinimo horizontai

Leidinyje “Verification Horizons” pateikiamos sąvokos, vertybės, metodikos ir pavyzdžiai, padedantys suprasti, ką pažangios funkcinės patikros technologijos gali padaryti ir kaip efektyviausiai jas taikyti.

Peržiūrėkite naujausią numerį