Dirbkite efektyviau, kurkite sudėtingesnius testus ir dirbkite su sudėtingesnėmis topologijomis, tokiomis kaip kelių kelių, kelių jungčių sprendimai. Gaukite maksimalų našumą ir lankstumą bloko lygio, posistemio ir “system-on-chip” (SoC) dizaino patikrinimui.

Mūsų išsamus tikrinimo sprendimas pasižymi pažangiąja universaliosios patikros metodikos (UVM) aplinka, apimančia ribotą atsitiktinio srauto generavimą, tvirtą paketų, nuorodų ir fizinio sluoksnio kontrolę ir klaidų įpurškimą, protokolo patikrinimus ir aprėptį, funkcinę aprėptį, protokolo analizatorių panašias funkcijas derinimui ir našumo analizės metrikai.

“Avery” atitikties bandymų rinkiniai (CTS) siūlo veiksmingą branduolį atliekant mikroschemų lygio bandymus, įskaitant tuos, kurie naudojami atitikties dirbtuvėse, taip pat išplėstinius “Avery” sukurtus bandymus, kad apimtų specifikacijos savybes.

Žiūrėkite internetinį seminarą