Išsamus atminties VIP sprendimų portfelis I3C ir I2C s naudojamas system-on-chip (SoC) ir IP dizainerių, siekiant užtikrinti išsamų patikrinimą ir protokolo ir laiko atitiktį. Avery Verification IP for Control/Serial Buses” įgyvendina pilną modelių, protokolų tikrintuvų ir atitikties testsuite rinkinį 100% gimtojoje “SystemVerilog” ir “UVM”.
Rezultatai
- i3C/I2C/SMBUS pagrindiniai ir verginiai BFM
- Compliance testų rinkinys
- Vartotojo vadovas