Skip to main content
Šis puslapis rodomas naudojant automatinį vertimą. View in English instead?
Tvirta “Siemens” giliai mėlyna fono spalva.
Gencellicon

Laikrodžio analizatorius

Clock Analyzer yra laikrodžio logikos vizualizavimo, analizės ir tikrinimo įrankis. Naudojamas išankstinėje CTS laikrodžio analizėje ir post-CTS laikrodžio medžio patikrinime, jis padeda dizaineriams suprasti laikrodžio sklidimą ir topologiją bei sujungti taškus, kad būtų galima derinti laikrodžio medžio problemas, iškreiptas grupes ir bet kokius režimo konfliktus.

Išplėstinės laiko apribojimo galimybės naudojant “Excellicon”

Įsigijimas leidžia SoC dizaineriams paspartinti dizaino uždarymą ir sustiprinti suvaržymų teisingumą valdant.

Skaityti pranešimą spaudai

Kodėl laikrodžio analizatorius?

“Clock Analyzer” sukuria išsamią vaizdinę laikrodžio architektūros, laikrodžio logikos, laikrodžio topologijos ir bangų formų schemą, padedančią suprasti laikrodžio sklidimą SOC ir galimybę supaprastinti laikrodžio diagramą, kad būtų lengviau įskaityti. Dizaineriai gali ištirti laikrodžio logiką nustatant laikrodžio sąveiką, laikrodžio medžio išimtis, kreivio grupes, režimų konfliktus ar kitą tokią informaciją.

Dažniausiai užduodami klausimai

Prieš pradedant naudoti automatizuotus CTS įrankius, “Clock Analyzer” gali būti naudojamas laikrodžio architektūrai patikrinti ir sugeneruoti išsamią vaizdinę laikrodžio logikos schemą, įskaitant laikrodžio topologiją ir susijusias bangų formas, siekiant suprasti laikrodžio sklidimą visame SOC. Vartotojas gali automatiškai vizualizuoti visą laikrodžio tinklą, su lankstumu interaktyviai valdyti logines ir fizines hierarchijas, kombinacinę logiką ir tt, siekiant supaprastinti laikrodžio diagramą, kad būtų lengva skaityti ir dokumentuoti. Laikrodžio analizatorius taip pat gali būti naudojamas aptikti numatytus ar nenumatytus laikrodžio tinklo pokyčius, su kuriais dažnai susiduriama RTL evoliucijos metu.