FPGA sintezė
all
Tikslumas
“Precision Synthesis” siūlo aukštos kokybės rezultatus, unikalias pramonės savybes ir integraciją į “Siemens EDA” FPGA srautą - išsamiausią pramonės FPGA nuo pardavėjo nepriklausomą sprendimą.
FPGA dizainas
Ar jūsų FPGA dizaino srautas yra pasirengęs naujai dizaino klasei, nukreiptai į naujausias sudėtingas FPGA? Ar kovojate su taškinėmis priemonėmis, kurios neveikia kartu? Ar galite pasiekti savo QoR tikslus norimame biudžete? Ar jūsų PCB ir FPGA komandos gali bendradarbiauti, kad pasiektų bendrus sistemos apribojimus?
“Siemens EDA” pilnas FPGA dizaino srautas
“Siemens EDA” FPGA dizaino sprendimai užtikrina integruotą FPGA dizaino įrašą, sintezę, tikrinimą, lygiavertiškumo tikrinimą ir PCB projektavimo platformą, kuri pagreitina FPGA dizainą nuo sukūrimo iki lentos, atitinkančią dizaino QoR tikslus ir sistemos suvaržymo reikalavimus.
Tendencijos ir technologijos
Nauja FPGA dizaino ir metodikų klasė
FPGA vis dažniau naudojami sparčiai besivystančiuose rinkos segmentuose (pvz., 5G, ML ir AI) ir saugumui kritiniuose ir didelio patikimumo dizainuose. Šiai dizaino klasei reikia naudoti naujesnes metodikas, tokias kaip HLS ar SEE švelninimas. Be to, kyla iššūkių derinti ir patikrinti šiuos didelius dizainus.
Saugus ir patikimas FPGA dizainas
Saugai svarbiems projektams “Precision Hi-Rel” suteikia gedimams saugius mechanizmus (aptikti, užmaskuoti, sušvelninti), kad sumažintų švelnių klaidų atsiradimo ir sklidimo tikimybę dėl radiacijos, vibracijos ar kitų aplinkos sąlygų.
Pagreitinkite C++/SystemC dizainą FPGA
Griežta integracija ir geresnis aritmetinis operatoriaus įvertinimas tarp “Catapult” ir “Precision FPGA Synthesis” įrankio yra labai svarbūs norint pasiekti optimalų QoR ir greitesnį laiką projektuoti uždarymą C ++/SystemC dizainams.
Ar vartų lygio modeliavimas yra per lėtas?
Integracija tarp “FormalPro” ir “Precision FPGA Synthesis” įrankis užtikrina didesnio dydžio greitesnį sintezuoto vartų lygio tinklinio sąrašo patikrinimą prieš auksinius RTL dizainus su sudėtingais DSP ir RAM.
