Efektyvumas
all
Sukurta siekiant patenkinti DFT patvirtinimo iššūkius
Efektyviai tvarkyti netlist arba register-perdavimo lygį (RTL) ne full-chip System-on-Chip (SoC) dizaino dydžių iki 40B vartai.
Bandymo dizainas
Veloce DFT App
Nesvarbu, ar vykdote tradicinį struktūrinį testą, atmintyje įmontuotą savitestą (MBIST) ar pažangesnį bandymo dizainą (DFT), tokius formatus kaip “Parametric”, “I/O” apibūdinimas ir net funkcinis testas, “Veloce DFT App gali valdyti visus įvairius DFT bandymo režimus, kurie vykdomi gamybos SoC
Susisiekite su mūsų pardavimų komanda 1-800-547-3000
Kodėl “Veloce DFT App?
“Veloce Design-for-Test” (DFT) programa suteikia “shift-left” požiūrį į dizainą bandymo modelio patvirtinimui. “Veloce DFT App” yra emulacijai optimizuotas DFT modelio patvirtinimo srautas, kuris yra greitesnis nei tradicinis programinės įrangos modeliavimas. DFT programa suderinama su visais įvairių tipų bandymo modeliais, kurie veikia ATE (automatizuota bandymo įranga). “Veloce DFT App yra visiškai suderinama su “Veloce Fault App”, kad būtų galima tiksliai išmatuoti gedimų aprėptį arba pateikti funkcinę gedimų klasifikavimo metriką. Jis naudojamas kartu su “Veloce Power App”, galios profiliavimu ir modelio įvertinimu, siekiant užtikrinti labai tvirtą gamybos programą.
- Patikrinkite visų modelių teisingumą prieš siunčiant į gamybą
- Standartinė testavimo sąsajos kalba (STIL)
- Palaikykite visus modelius, kurie veikia ATE testeryje
- DFT programa yra optimizuota emuliacijai
- Pasinaudoja bendro modelio srautinio pralaidumo pranašumais
- Padidinkite gedimų aprėptį naudodami “Veloce Fault App”
- Galios profiliavimas ir modelių įvertinimas naudojant “Veloce Power App
- Sumažinkite sim laiką
Pagreitis
all
Pasiekite kelių eilučių pagreitį
“Veloce DFT” lenkia tradicinį modeliavimą pagal dydį. Kai kuriais atvejais net 16K kartų didesnis našumas
Standartai
all
Dažniausiai pasitaikančių ATE failų tipų palaikymas
“Veloce DFT App” palaiko visos pramonės standartinės bandomosios sąsajos kalbos (STIL) failo formatą
Pagrindiniai atributai
DFT modelio patvirtinimas
Bandymų modelių, kuriuos reikia paleisti norint visiškai patvirtinti SoC, skaičius kainuoja laiko ir pinigų. Šie dideli raštų rinkiniai turi būti tvirti ir veikiantys pirmojo silicio metu, todėl jie nekelia pavojaus gamybos pristatymo grafikui. Naudojant “Veloce DFT App” ir emuliacija pagrįstą pagreitį, viršijantį 10K kartų greitesnį nei programinės įrangos modeliavimas, tiksliniams tikslams pasiekti galima nustatyti oficialesnį patvirtinimo procesą.
Funkcinis gedimų klasifikavimas
Naudojant “Veloce DFT”, atliekama struktūrinė projekto analizė, kad gamybos programoje būtų pašalintos aprėpties skylės. Suradus šį gedimų rinkinį ir sukūrus dirgiklius, “Veloce DFT” ir “Fault Apps” visiškai automatizuoja testo vykdymo procesą ir gedimų įšvirkštimą pakartotinai. Gautą gedimo aprėptį galima sujungti su ATPG aprėpties duomenų baze galutinei bandymo programos aprėpčiai.
Galingumo įvertinimas ir analizė
Struktūriniai DFT bandymo metodai prideda papildomą nefunkcinę tik bandymų logiką, kai maitinimo tinklai ir dizaino išdėstymas gali būti neoptimizuoti šiai papildomai logikai, lemiančiai galios, temperatūros ir greičio įvykius bandymuose, kurie gali sumažinti derlių ir paveikti projekto pajamas. “Veloce DFT App kartu su “Veloce Power App” gali suteikti įžvalgos apie energijos įvykius ir įvertinimus projektavimo ir planavimo pradžioje.
