Skip to main content
Šis puslapis rodomas naudojant automatinį vertimą. View in English instead?
3D plokštės iliustracija su įvairiais komponentais ir laidais.
Pažangus 3D IC dizaino srautas

3D IC projektavimo ir pakavimo sprendimai

Integruotas IC pakavimo sprendimas, apimantis viską nuo planavimo ir prototipų kūrimo iki pasirašymo įvairioms integracijos technologijoms, tokioms kaip FCBGA, FOWLP, 2.5/3DIC ir kt. Mūsų 3D IC pakavimo sprendimai padeda įveikti monolitinio mastelio apribojimus.

Vaizdas yra logotipas su mėlynu fonu ir baltu žmogaus galvos kontūru su karūna viršuje.

Apdovanojimus pelnęs sprendimas

“3D Incites” technologijų įgalinimo apdovanojimo laimėtojas

Kas yra 3D IC dizainas?

Puslaidininkių pramonė per pastaruosius 40 metų padarė didelę pažangą ASIC technologijų srityje, todėl pasiektas geresnis našumas. Tačiau kai Moore'o dėsnis artėja prie savo ribų, mastelio įrenginiai tampa vis sunkiau. Prietaisų susitraukimas dabar užtrunka ilgiau, kainuoja daugiau ir kelia iššūkių technologijų, projektavimo, analizės ir gamybos srityse. Taigi įeina į 3D IC.

Kas vairuoja 2.5/3D IC?

3D IC yra nauja dizaino paradigma, kurią lemia mažėjanti IC technologijos mastelio grąža, AKA Moore'o dėsnis.

Monolitinių sprendimų alternatyvos sąnaudų pajamingumui

Alternatyvos apima “System-on-Chip” (SOC) suskirstymą į mažesnes subfunkcijas arba komponentus, vadinamus “mikroschemomis” arba “kietuoju IP”, ir kelių štampų naudojimą siekiant įveikti apribojimus, kuriuos nustato tinklo dydis.

Didesnis pralaidumas/mažesnė galia

Pasiekiama priartinant atminties komponentus prie apdorojimo vienetų, sumažinant atstumą ir delsą pasiekiant duomenis. Komponentai taip pat gali būti sukrauti vertikaliai, leidžiant trumpesnius fizinius atstumus tarp jų.

Heterogeninė integracija

Heterogeninei integracijai yra keletas privalumų, įskaitant galimybę maišyti skirtingus proceso ir technologijų mazgus, taip pat galimybę panaudoti 2.5D/3D surinkimo platformas.

3D IC dizaino sprendimai

Mūsų 3D IC dizaino sprendimai palaiko architektūrinį planavimą/analizę, fizinio dizaino planavimą/patikrinimą, elektrinę ir patikimumo analizę bei bandymų/diagnostikos palaikymą perduodant gamybą.

“Siemens Innovator 3D IC” naujienų kambarys su asmeniu, stovinčiu priešais ekraną, rodantį 3D modelį.

Heterogeninė 2.5/3D integracija

Visapusiška nevienalyčių sistemų planavimo sistema, siūlanti lanksčią logikos kūrimą sklandžiam ryšiui nuo planavimo iki galutinės sistemos LVS. Grindų planavimo funkcionalumas palaiko sudėtingų heterogeninių dizainų mastelio keitimą.

Reklaminis vaizdas Aprisa su žmogumi kostiumu ir kaklaraiščiu su neryškiu fonu.

3D SoIC įgyvendinimas

Pasiekite greitesnį projektavimo ciklo laiką ir kelią iki tapeout su dizaino routability ir PPA uždarymo vietos optimizavimo metu. In-hierarchy-Optimization užtikrina aukščiausio lygio laiko uždarymą. Optimizuotos dizaino specifikacijos užtikrina geresnį PPA, sertifikuotą TSMC pažangiems mazgams.

Diagrama, rodanti substrato integraciją su “blockchain” tinklu.

Substrato įgyvendinimas

Viena platforma palaiko pažangią SIP, čipletų, silicio interpozatorių, organinių ir stiklo substratų dizainą, sumažindama projektavimo laiką naudojant pažangią IP pakartotinio naudojimo metodiką. Projektuojamas SI/PI ir proceso taisyklių atitikties tikrinimas pašalina analizės ir pasirašymo iteracijas.

Žmogus stovi priešais pastatą su dideliu langu ir ženklu viršuje.

Funkcinis patikrinimas

Šis sprendimas patikrina paketo surinkimo netlist prieš “auksinį” nuorodos netlist, kad būtų užtikrintas funkcinis teisingumas. Jis naudoja automatizuotą darbo eigą su formaliu patikrinimu, tikrinant visus puslaidininkinių įrenginių tarpusavio ryšius per kelias minutes, užtikrinant aukštą tikslumą ir efektyvumą.

DDR atminties sąsajos su laikrodžio signalu ir duomenų linijomis schema.

Elektrinis modeliavimas ir pasirašymas

Vairuokite fizinį išdėstymą naudodami projektinę analizę ir elektrinį ketinimą. Sujunkite silicio/organinio ekstrakciją SI/PI modeliavimui su technologijomis tiksliais modeliais. Padidinkite produktyvumą ir elektros kokybę, keičiant mastą nuo nuspėjamosios analizės iki galutinio pasirašymo.

3D grandinės plokštės su įvairiais komponentais ir prijungtais laidais iliustracija.

Mechaninis bendras dizainas

Remti mechaninius objektus pakuotės floorplan, leidžianti bet kokį komponentą traktuoti kaip mechaninį. Mechaninės ląstelės yra įtrauktos į analizės eksportą, su dvikrypčiu palaikymu XpD ir NX per biblioteką naudojant IDX, užtikrinant vientisą integraciją.

Paveikslėlyje pavaizduota krūva knygų su mėlynu viršeliu ir baltu logotipu priekyje.

Fizinis patikrinimas

Išsamus nuo išdėstymo nepriklausančio pagrindo pasirašymo patikrinimas naudojant “Calibre”. Tai sumažina pasirašymo pakartojimus, pašalindama klaidas per HyperLynx-KDR projektinis patikrinimas, didinantis derlingumą, pagaminamumą ir mažinantis sąnaudas bei laužą.

“Calibre 3D Thermal” reklaminis vaizdas su termovizavimo kamera su raudona šviesa viršuje.

Termiškas/mechaninis modeliavimas

Šiluminis sprendimas, apimantis tranzistorių iki sistemos lygmens ir skales nuo ankstyvo planavimo iki sistemos pasirašymo, detaliai štampo lygio šiluminei analizei su tiksliomis paketo ir ribinių sąlygų. Sumažinti išlaidas, sumažinant bandymo lustų poreikį ir padeda nustatyti sistemos patikimumo problemas.

Diagrama, rodanti proceso srautą su įvairiais žingsniais ir jungtimis tarp jų.

Produkto gyvavimo ciklo valdymas

Konkrečių eCAD bibliotekų ir dizaino duomenų valdymas. Užtikrina WIP duomenų saugumą ir atsekamumą, renkantis komponentus, platinant biblioteką ir pakartotiniu modeliu. Besiūlus PLM integravimas produkto gyvavimo ciklo valdymui, gamybos koordinavimui, naujų dalių užklausoms ir turto valdymui.

Diagrama, kurioje pavaizduotas kelių štampų lustas su įvairiais tarpusavyje sujungtais komponentais ir keliais.

2.5D/3D dizainas bandymui

Tvarkykite kelis mirtimus/mikroschemas atlikdami štampo lygio ir kamino lygio bandymus, palaikydami IEEE standartus, tokius kaip 1838, 1687 ir 1149.1. Jis suteikia visišką prieigą prie mirti pakuotėje, plokštelių bandymo patvirtinimo ir išplečia 2D DFT iki 2.5D/3D, naudojant “Tessent Streaming Scan Network” sklandžiai integracijai.

Reklaminis “Avery” vaizdas, kuriame vaizduojamas asmuo, turintis šūsnį baltų popierių su veiduku.

3D IC tikrinimo IP

Pašalinkite laiką, praleistą kuriant ir prižiūrint pasirinktinius magistralės funkcinius modelius (BFM) arba tikrinimo komponentus. Avery Verification IP (VIP) leidžia sistemos ir “System-on-Chip” (SoC) komandoms pasiekti dramatiškų tikrinimo produktyvumo patobulinimų.

Pranešimas spaudai dėl Solido IP patvirtinimo su logotipu ir tekstu.

3D IC projektavimas ir tikrinimas

Solido Intelligent Custom IC” platforma, maitinama patentuota AI palaikoma technologija, siūlo pažangiausius grandinės patikros sprendimus, skirtus spręsti 3D IC iššūkius, atitikti griežtus signalo, galios ir šiluminio vientisumo reikalavimus ir pagreitinti plėtrą.

Vaizde pavaizduotas asmuo, stovintis priešais lentą su schema ir tekstu.

Dizainas patikimumui

Užtikrinkite sujungimo patikimumą ir ESD atsparumą naudodami išsamią varžą nuo taško iki taško (P2P) ir srovės tankio (CD) matavimus visoje štampe, interpozatoriuje ir pakuotėje. Apskaitykite proceso mazgų ir ESD metodikos skirtumus su tvirtu apsaugos įtaisų tarpusavio ryšiu.

Ką 3D IC dizaino sprendimai gali padaryti už jus?

Mikroschema sukurta suprantant, kad ji bus prijungta prie kitų paketo mikroschemų. Artumas ir trumpesnis sujungimo atstumas reiškia mažiau energijos suvartojimo, tačiau tai taip pat reiškia didesnio skaičiaus kintamųjų, tokių kaip energijos vartojimo efektyvumas, pralaidumas, plotas, latencija ir pikis, koordinavimą.

Dažniausiai užduodami klausimai apie mūsų 3D IC sprendimus

Sužinokite daugiau

Pakalbėkime!

Susisiekite su klausimais ar komentarais. Mes esame čia, kad padėtume!