
Dizaino srautai
Puslaidininkių pakuotės yra labai svarbios pramonės šakoms, kuriose našumas, pralaidumas ir talpa yra privalomi.
Integruotas kabinos valdomas puslaidininkių pakavimo sprendimas, apimantis viską nuo prototipavimo/planavimo iki išsamaus įgyvendinimo ir pasirašymo visoms dabartinėms ir atsirandančioms substratų integravimo platformoms. Mūsų sprendimai padeda pasiekti silicio mastelio ir puslaidininkių našumo tikslus.
“Siemens” skaitmeninė pramonė Software skelbia Innovator3D IC, technologija, kuri užtikrina greitą, nuspėjamą kelio kabiną, skirtą ASIC ir mikroschemų planavimui ir heterogeninei integracijai, naudojant naujausias ir pažangiausias puslaidininkių pakavimo 2.5D & 3D technologijas ir substratus pasaulyje.

Norėdami pasiekti pažangų puslaidininkių integraciją, turite atsižvelgti į šešis pagrindinius sėkmės ramsčius.
Heterogeniškai integruoti lusto/ASIC projektai įpareigoja ankstyvo paketo surinkimo grindų planavimo poreikį, jei norima pasiekti galios, našumo, ploto ir išlaidų tikslus.
Atsižvelgiant į šiandienos atsirandančių puslaidininkių paketų sudėtingumą, projektavimo komandos turi naudoti kelis kvalifikuotus projektavimo išteklius vienu metu ir asinchroniškai, kad atitiktų tvarkaraščius ir valdytų plėtros išlaidas.
greičiau patekti į rinką, reikia sklandžiai sąveikauti tarp pagrindinių maršruto parinkimo, derinimo ir metalinių plotų užpildymo procesų, kurie duoda rezultatų, kuriems reikia minimalaus signalo valymo.
Naudojant automatizavimą ir intelektualų dizainą-IP replikaciją, dizainas, nukreiptas į HPC ir AI rinkas, turi didesnę tikimybę atitikti projektavimo tvarkaraščius ir kokybės tikslus.
Su šiandienos IC paketų dizaino komandos sudėtingumo gali gauti naudos iš tikro 3D dizaino vizualizavimo ir redagavimo.
Kadangi daugialypės mikroschemos/ASIC konstrukcijos masto į kelių milijonų kontaktų mazgus, labai svarbu, kad projektavimo įrankiai galėtų valdyti šį pajėgumą, tuo pačiu užtikrinant produktyvumą ir patogumą naudoti.
Šiandien puslaidininkių pakuočių projektavimo komandos turi atsižvelgti į nevienalytę integraciją, naudodamos kelis lustus/ASIC, kad spręstų didesnių puslaidininkių sąnaudų, mažesnės derliaus ir tinklo dydžio apribojimų vingio tašką.
Atraskite pagrindinius iššūkius puslaidininkių pakuotėse ir ištirkite novatoriškus sprendimus, kurie palaikytų heterogeninę integraciją.