Skip to main content
자동 번역이 적용된 페이지입니다. 영어로 보시겠습니까?

가장 광범위한 표준 지원

고속 데이터 전송에서의 다양한 SerDes 프로토콜과 그 애플리케이션을 보여주는 도표예요.

HyperLynx는 250개 이상의 다양한 프로토콜과 변종을 지원해요. 이더넷, 파이버 채널, HDMI, 제즈, 미니 디파이, 오이프-세이, PCI-e 그리고 USB 가족들이에요.

시리얼 링크는 관련 표준 사양 문서의 요구 사항을 준수해야 해요.이 사양에는 송신기 (Tx) 장치 및 IC 패키지, 핀 대 핀 시스템 레벨 상호 연결, 수신기 (Rx) 장치 및 IC 패키지에 대한 요구 사항이 나와 있어요.이 문서들은 길고 (종종 수백 페이지) 상세해요.하나의 표준만 완전히 이해하는 것은 큰 작업이에요. 하지만 그 중 수십 가지가 있고 수백 가지 변형이 있어요.

지멘스 전문가들은 올바른 분석 흐름을 수행하고 각 표준 프로토콜과 관련된 메트릭을 보고하도록 HyperLynx를 구성하는 시뮬레이션 설정을 만들기 위해 이러한 표준을 각각 연구해요.

각 분석 유형은 컴플라이언스 분석과 IBIS-AMI 시뮬레이션 모두에 대한 채널 속도, 변조, 자극 인코딩, 분석 흐름 및 메트릭 보고를 자동으로 설정하는 내장 구성 파일을 통해 지정돼요.내장 편집기를 사용하여 이러한 구성 파일을 복사하고 수정할 수 있고 가능한 경우 새 구성을 추가할 수 있어요.HyperLynx에는 새 프로토콜에 대한 빠른 가정 (what-if) 분석과 프로토타이핑 지원에 유용한 “일반” 설정도 포함되어 있어요.

통합 3D EM 모델링

5GT/s 이상의 속도에서 시리얼 링크를 정확하게 분석하려면 트랜지션과 블로킹 커패시터를 통한 BGA와 커넥터 브레이크아웃의 전파 3D 전자기 모델링이 필수예요. 이러한 영역에 대한 정확한 3D EM 모델이 없으면 시스템 레벨 마진을 정확하게 결정할 수 없어요.

풀 엔드투엔드 채널 모델은 보통 공급업체에서 제공한 S-파라미터 파일 (IC 패키지와 커넥터), 표면 거칠기 효과를 포함한 트레이스 모델, 블로킹 커패시터 구조를 통해 PCB 브레이크아웃을 나타내는 3D EM 솔버의 S-파라미터 파일 등 다양한 요소로 구성돼요.라우팅을 섹션으로 나누고 관련 모델로부터 전체 트레이스 모델을 만드는 과정을 컷 앤 스티치 모델링이라고 해요.개별 섹션의 모델을 오류 없이 계단식으로 연결할 수 있는 방식으로 지정하는 것이 중요해요.HyperLynx는 이 프로세스를 자동화하여 시리얼 링크에 대한 완전한 토폴로지 모델을 생성해요.채널 모델은 분석 중인 프로토콜에 대한 지식을 기반으로 만들어지므로 모델 해상도와 대역폭에 대한 프로토콜 요구 사항을 준수해요.

직렬 링크의 토폴로지 모델을 추출할 때 HyperLynx는 먼저 내장된 DRC 엔진을 사용하여 3D EM 모델링이 필요한 영역을 식별해요.신호와 반환 경로를 포함하는 영역이 식별되고 그에 상응하는 3D EM 솔버 프로젝트가 생성돼요.이 분석은 분석 대상 모든 채널에서 수행되고 3D 영역을 비교하여 동일한 영역이 두 번 풀리지 않도록 합니다.그러면 결과 영역이 자동으로 해결되고 시뮬레이션 및 결과 처리를 위한 전체 채널 종단 간 모델이 생성돼요.HyperLynx가 이 전체 프로세스를 자동화해요. 디자이너가 관심 신호와 침략 신호 식별 기준을 지정하면 나머지는 HyperLynx가 알아서 해요.이 프로세스는 컴퓨팅 비용과 메모리 비용의 아주 적은 비용으로 전체 채널을 3D 솔버로 모델링하는 것과 비슷한 전체 채널 모델링 정확도를 제공해요.

확장 가능한 디지털 성능을 나타내는 다이나믹 라인이 있는 세련된 HyperLynx 기술 로고

수백 개의 채널과 수천 개의 영역으로 구성된 대규모 설계의 경우, HyperLynx는 고객 사이트에 이미 설치된 부하 관리 기능을 활용하거나 자체 내부 작업 분배 시설을 사용하여 LAN을 통해 솔버를 병렬로 실행하여 3D 솔버 성능을 확장해요.

우수한 표준 컴플라이언스 분석

프로토콜 준수 분석은 설계의 핀 대 핀 시스템 레벨 상호 연결을 검사하여 해당 프로토콜 표준의 요구 사항을 충족하는지 확인합니다.표준 자체의 일부로 발표된 시스템 상호 연결 요구 사항을 활용해요.컴플라이언스 분석이 특히 유용해요. 대부분의 시스템 설계자는 자신이 사용하는 IC나 관련 IC 패키지를 만들지 않고 기성품 IC를 사용하기 때문이에요.규정 준수 분석은 시스템 디자이너들이 실제로 만드는 것, 즉 시스템 보드에 초점을 맞춥니다.지금까지 대부분의 시스템 디자이너들이 작업을 검증하는 유일한 방법은 공급업체 제공 컴포넌트 (IBIS-AMI) 모델을 사용하여 링크 시뮬레이션을 실행하는 것이었어요.IBIS-AMI 모델은 구해서 검증하기 어려운 경우가 많고 시뮬레이션을 설정하고 결과를 해석하는 프로세스가 종종 모델마다 다르기 때문에 이로 인해 복잡성이 가중돼요.

고속 시리얼 데이터 전송 시스템의 컴플라이언스 테스트를 그래픽으로 표현한 거예요.

시리얼 링크 표준은 분석적으로 검증할 수 있는 시스템 상호 연결에 대한 세부 요구 사항을 지정해요.보통 시스템 디자이너가 기성 부품을 사용하는 PCB 인터커넥트의 설계를 담당하기 때문에 시스템 인터커넥트의 설계를 자체적으로 분석하고 최적화하는 것이 합리적이에요.HyperLynx 규정 준수 분석이 하는 일이 바로 그거예요.규정 준수 분석은 공급업체 (IBIS-AMI) 모델을 사용할 수 없을 때 작동하므로 항상 설계에서 실행할 수 있어요.HyperLynx Compliance Analysis 흐름은 어떤 공급업체의 구성 요소를 사용하든 동일해요. 즉, 매번 변경하는 대신 한 번 학습해서 여러 설계와 구성 요소 공급업체에서 사용할 수 있어요.HyperLynx의 흐름은 여러 프로토콜에서도 일정해요. 프로토콜마다 사용되는 도구와 분석 방법이 다른 표준 기반 기술과는 대조적으로 HyperLynx의 흐름은 일정해요.

HyperLynx 규정 준수 분석은 채널 특성을 시간 및 주파수 요구 사항과 어떻게 비교하는지 보여주는 포괄적인 HTML 보고서를 생성해요.분석을 수행하는 데 사용된 자동 결정된 최적 이퀄라이저 설정과 함께 “스펙” Tx 및 Rx를 사용한 채널 운영 마진이 표시돼요.보고서에는 채널 디자인을 개선할 방법을 결정하는 데 유용한 상세한 데이터가 풍부해요.

규정 준수 분석은 공급업체 IBIS-AMI 모델을 사용한 시뮬레이션보다 빠르고 쉽게 실행할 수 있어요.규정 준수 분석 결과 설계가 사양 기반 Tx 및 Rx 장치에서 작동하고 실제 부품 공급업체의 장치가 표준을 충족하거나 초과한다면 전체 시스템이 작동할 것으로 예상되어야 해요.설계 사인오프에는 여전히 IBIS-AMI 분석이 권장되지만, 규정 준수 분석은 전체 IBIS-AMI 시뮬레이션에 필요한 시간과 노력을 투자하기 전에 설계를 스크리닝하고 디버그할 수 있는 이상적인 방법이에요.

아이비스-AMI 시뮬레이션

공급업체 제공 (IBIS-AMI) 모델을 사용한 시뮬레이션은 직렬 링크 분석의 가장 정확한 형태예요. 직렬 링크의 Tx 및 Rx에 사용될 실제 장치와 이퀄라이제이션 기능을 모델링하기 때문이죠.실제 IC가 표준 요구 사항을 초과하는 경우, 그러한 행동은 링크 영업 마진 증가로 반영될 거예요.IBIS-AMI 모델은 물리적 장치의 실제 이퀄라이제이션 기능과 설정을 반영하기 때문에 시뮬레이션을 사용하여 시스템 수준에서 구현해야 하는 이퀄라이제이션 설정을 결정할 수 있어요.

하지만 이렇게 정확도가 높아지면 대가가 따르죠. 사용할 IBIS-AMI 모델을 구해서 검증하는 데 드는 노력과 시뮬레이션 구성 및 시뮬레이션 결과 해석에 필요한 추가 노력이죠.IBIS-AMI 모델은 크게 3가지 종류가 있어요. 흔히 통계 (초기화 전용), 시간 영역 (GetWave 전용), 듀얼 (초기화와 겟웨이브 모두) 모델이라고 해요.즉, 분석 흐름은 시뮬레이션에 사용되는 모델 유형에 따라 달라지기 때문에 분석 흐름은 모델 조합에 따라 달라진다는 뜻이에요.IBIS-AMI 모델을 효과적으로 사용하려면 다양한 모델 유형과 적절한 적용을 이해해야 해요. 보통 시뮬레이션 전담 전문가가 해야 해요.이런 이유로 전문 지식이 많이 필요한 IBIS-AMI 시뮬레이션은 연기하는 게 좋겠어요. 가능한 한 많은 문제를 식별하고 해결하려면 먼저 규정 준수 분석을 사용하세요.또 다른 이점은 규정 준수 분석을 위해 구성된 채널 모델을 IBIS-AMI 시뮬레이션에 직접 재사용할 수 있다는 거예요. 그래서 모든 세부 채널 모델링 작업이 이미 끝났어요!

검은 셔츠를 입은 인물이 검은 테두리의 흰 벽을 배경으로 서서 어두운 색의 물체를 들고 있음.
개요

시리얼 인터페이스를 위한 SERDES 채널 이퀄라이제이션

PCIe Gen6, USB4, 레인당 100G 이더넷, OIF/CEI 표준과 같은 최신 업계 표준 SerDes 프로토콜은 PCB 설계자에게 몇 가지 독특한 문제를 안겨줘요.세대마다 속도는 대략 두 배씩 올라가지만 사용되는 유전체 재료는 세대를 거듭해도 동일하게 유지돼요.높은 데이터 속도로 인한 손실 증가를 보상하기 위해 복잡한 이퀄라이제이션 기법이 사용돼요.

세르데스 백서 프로모션 시그널 인티그리티 시리얼

Resources