多くの開発チームや顧客は、ソフトウェア開発者がプログラムの正確な実行シーケンスを再構築するために使用できる実行された命令の記録を取得できるように、プロセッサトレースをSoCの最低限の機能として期待しています。2018年、RISC-Vコミュニティは、RISC-Vecosystem 全体の互換性を確保するための効率的なトレース（E-Trace）仕様を作成しました。これには、21世紀のプロセッサに適した効率的なエンコードスキームが含まれていました。効率的なエンコード方式により、開発者は大量のデータを長期間追跡できるため、開発者は最も複雑なマルチコアシステムでもプログラムの動作を理解できます。Tessent Embedded Analytics は、業界をリードするRISC-V E-Traceソリューションを提供しています。

シーメンスのRISC-Vへの関与は、2016年とRISC-V財団（現在のRISC-Vインターナショナル）の最初の時代にまでさかのぼります。私たちは当初UltraSOCとして、現在はSiemens EDAとして関与していました。UltraSOCとSiemens、RISC-Vの効率的なトレース（E-TRACE）標準への主要な技術的貢献を含め、RISC-Vecosystem 発展に積極的かつ幅広く貢献しました。私たちの関与は、RISC-VデバッグトレースとパフォーマンスモニタリングSIGを通じて今日も続いています。

RISC-Vはもともとコンピューターアーキテクチャの研究と教育を支援するために設計されました。この命令セットは、2010年5月にカリフォルニア大学バークレー校でオープンソース形式で開始されました。

オープンソースなので、開発者はライセンス料や制限なしにプロセッサアーキテクチャにアクセスして変更することができます。安全上の懸念や電源管理に加えて、需要が急激に増加している時代に、企業は新しいアプリケーションに特化したハードウェアコンポーネントを使って革新する機会を得ました。データや計算を大規模に処理するRISC-VベースのSoCの能力は、AI、データストレージ、5G、自動車、セキュリティに携わる企業にとって特に魅力的です。他の企業は、エッジIoTデバイス、センサー、アクチュエーターなどの低コストの組み込みシステムのソリューションとしてRISC-Vを検討しています。

RISC-V命令セットアーキテクチャ（ISA）のモジュール性により、チップ設計者は命令グループ（ISA拡張）を選択することで、さまざまな市場やアプリケーションに合わせてデバイスをカスタマイズできます。ISA拡張グループの1つでは、SoC設計者とその顧客が独自のカスタム命令を追加してアプリケーションを高速化できます。通常、重要な操作を高速化したり、コード密度を高めたりできます。RISC-Vのカスタム命令は、競争の激しい多くの市場の企業にさらなる発明と差別化をもたらします。この柔軟性には、カスタマイズが機能するだけでなく、他の要素に支障をきたさないことを確認するための検証と検証にいくらかの課題があります。

効率的なRISC-Vトレースの仕様には、次の必須機能が含まれています。

• 命令トレース
• エンコーダインターフェースに強い
• デルタアドレス追跡モード
• 効率的なパケットフォーマット

オプション機能（ISA拡張機能）には以下が含まれます：

• マルチインストラクションリタイアメント
• データトレース
• 暗黙の例外モード
• シーケンシャル推測可能なジャンプモード
• 暗黙のリターンモード
• 分岐予測モード
• ターゲットのキャッシュモードをジャンプします
• フルアドレスモード
• サインベースの圧縮
• XOR データトレース圧縮
• 差分データトレース圧縮
• フィルタリングします
• タイムスタンプ

SSiemens EDA のTessent拡張トレースエンコーダーには、必須機能とオプション機能がすべて含まれています。以下も含まれます：

• サイクル精度の高いトレース