PowerPro Guided Power Optimization

機能ベクトルが利用可能なRTLの初期段階では、PowerProのマイクロアーキテクチャと組み合わせの冗長性は、ユーザーが電源バグを特定、定量化、修正するのに役立ちます。PowerProの機能分析エンジンは、電力の浪費につながる可能性のある設計内の冗長トグルを発見し、そのような冗長トグルの原因を特定するための修正を提案するか、無駄なトグルを避けるためのロジックを再構築します。

PowerProの初期の設計チェックは、設計サイクルの非常に早い段階で実行できるRTLの静的解析に基づいた、ユースケースに依存しないチェックです。RTLでパワーリントを行うことで、ぶら下がっている問題を事前に発見して修正することができます。初期のデザインチェックには、デザインレジスタ、メモリ、マクロ、データ演算子などがどの程度ゲートされているかを判断するカバレッジチェックが含まれます。統合クロック・ゲーティングまたはICGチェックにより、RTL設計者は、設計内の既存のICGセルが構造的または機能的な観点から冗長であるかどうかを評価できます。さらに、接続チェックは、フローティングまたは未使用の不要なロジックをユーザーが削除するのに役立ちます。

初期の設計チェックは非常に迅速に行われ、設計チーム向けの省電力コーディングガイドラインの作成に使用できます。それらは簡単に回帰分析に拡張でき、RTLの変更が電力に与える可能性のある潜在的な悪影響を事前に明らかにするのに役立ちます。

PowerProのシーケンシャル最適化は、Siemens EDAの特許取得済みのディープシーケンシャル解析エンジンに基づいており、レジスタとメモリのマルチサイクル分析を実行して、クロックゲーティングとメモリゲーティングの最適なイネーブル条件を見つけます。ディープシーケンシャル分析は、オブザーバビリティ分析エンジンと安定性分析エンジンを組み合わせたものです。オブザーバビリティ分析エンジンは、出力が観察できないロジックについて詳細な逐次分析を行います。ただし、安定性ベースの分析では、出力が安定しているロジックについて詳細な逐次分析を行います。ディープシーケンシャル分析では、複数のサイクルを横断して、複数のレジスタをゲートし、それらのレジスタによって駆動されるデータパスロジックを遮断するために適用できるイネーブル条件を見つけると、大きなメリットが得られます。

PowerProの逐次最適化技術には、クロック・ゲーティングとメモリー・ゲーティングが含まれます。ゲートするメモリまたはレジスタチェーン、ソースリファレンス、RTL設計者が実装する必要のある正確なイネーブル式、クロックゲーティング効率の向上、電力削減、エリアペナルティの観点からの影響、およびイネーブル条件に参加する信号の詳細（ロジックの深さ、階層の深さ、信号数など）など、各イネーブル条件に関する完全な情報が提供されます。