HyperLynx Schematic Analysis elimina la necessità di revisioni schematiche manuali e aumenta l'efficienza complessiva del flusso di lavoro fornendo revisioni schematiche automatizzate parallelamente all'acquisizione del progetto. Adottando un flusso di progettazione «giusto al primo colpo», HyperLynx Schematic Analysis riduce i costi di sviluppo, test e garanzia, eliminando il 50-70% dei respins di progettazione causati da errori schematici e pratiche di progettazione scadenti.
HyperLynx Schematic Analysis consente l'ispezione completa di tutte le reti su uno schema utilizzando un'ampia libreria di componenti del modello intelligente. L'analisi schematica fa risparmiare ai team di progettazione centinaia di ore di ispezione visiva e tempo di debug di laboratorio analizzando ogni rete all'interno di uno schema. Questa analisi viene eseguita rapidamente prima del traguardo del blocco schematico, in modo che il layout possa iniziare con la massima certezza del successo al primo passaggio.
HyperLynx Schematic Analysis non si basa su una libreria di simboli come farebbe un correttore schematico nativo; invece, prende il numero di parte del produttore di ogni componente direttamente dalla sua distinta base e fa riferimento a una libreria creata a partire dalle schede tecniche del fornitore per trovare problemi come guasti di riduzione dei condensatori, simboli errati; pull up mancanti; ecc. L'analisi schematica identifica questi problemi senza la necessità di uno sforzo manuale dispendioso in termini di tempo. Il risultato finale è una rappresentazione grafica compatta di situazioni critiche, di difetti e di allarme da cui può passare direttamente allo schema per risolverle al volo.
L'analisi schematica viene eseguita parallelamente all'acquisizione del progetto, con gli errori evidenziati direttamente nello schema. Può essere eseguito anche su progetti elettronici dopo che sono stati immessi sul mercato per migliorare la qualità del design elettronico, aumentare la resa e ridurre i rendimenti dei prodotti.
Controlli delle regole chiave
- Verifica completa della rete estesa (tramite resistori in serie, interruttori, accoppiamento AC)
- Verifica completa dell'interfaccia multischeda e backplane
- controlli di compatibilità I/O per soglie massime, minime e logiche
- Errori di indirizzo e bus dati (da MSB a LSB, sorgente bus, ecc.)
- Verifica i requisiti passivi esterni
- Identificazione obbligatoria dei pin non connessi
- Verifica della connessione alimentazione/piano di terra
- Controlli di connettività differenziale
- Convalida della connettività I/O net (driver/ricevitore mancanti)
- Test di compatibilità delle funzioni dei pin (ripristini, scambio I2C, ecc.)
- Mancata corrispondenza dei simboli (rispetto alla scheda tecnica)
- Condensatori, resistori e diodi di declassamento
... E molti altri
