Avery Verification IP per la memoria DDR include:

• BFM configurabili dinamicamente che supportano root complex, endpoint e switch. Compilare una volta e selezionare la configurazione in fase di esecuzione come RC o EP
• BFM configura in modo casuale il DUT durante l'enumerazione per testare più configurazioni supportate in meno tempo, come l'equalizzazione randomizzata (coefficienti, preimpostazioni, coefficienti di rifiuto) dove si riscontrano molti problemi a livello PHY
• Root complex BFM rispecchia la configurazione DUT consentendo la convalida basata sul contesto
• Inserisci errori a tutti i livelli utilizzando callback e operazioni sui pacchetti come nullify, drop, nak, field override, ecc.
• La classe di transazione e le code di richiesta/completamento multifunzione semplificano la modellazione di flussi di richieste e completamento di traffico ampi, ad alta larghezza di banda, interlacciati e ritardati. Trasmetti i TLP in base alla funzione di richiesta casuale di origine, alla memoria di destinazione e allo spazio di configurazione.
• Il vincolo SV impostato su tutte le classi di pacchetti e transazioni genera un ricco set di pacchetti normali ed di errore
• I tracker di protocollo multilivello (TL, DLL, PL) velocizzano il debug
• La copertura funzionale tiene traccia dei comandi TLP/DLLP e degli stati del dispositivo
• Le asserzioni complete tracciano la copertura della checklist di conformità PCI-SIG e isolano i bug DUT più velocemente
• La suite completa di test di conformità casuali diretti e vincolati raggiunge un'elevata copertura del protocollo