Un portafoglio completo di soluzioni VIP di memoria per I3C e I2C viene utilizzato dai progettisti di system-on-chip (SoC) e IP per garantire una verifica completa e la conformità a protocolli e tempistiche. Avery Verification IP for Control/Serial Buses implementa un set completo di modelli, verificatori di protocollo e suite di test di conformità in SystemVerilog e UVM nativi al 100%.
Risultati
- BFM master e slave I3C/I2C/SMbus
- Suite di test di conformità
- Guida per l'utente