A Catapult minőségi RTL-t készít az ASIC/FPGA számára a C++/SystemC-ből a kézi kódolás idejének fele alatt. A Design Space Exploration, a későbbi RTL szintézis integrációja, valamint a teljesítménybecslés/optimalizálás jobb tervezést tesz lehetővé. A tervezési ellenőrzés, a kódlefedettség és a formális ellenőrzés akár 80% -kal is csökkenti az RTL-ellenőrzési költségeket.
A C++ vagy a SystemC olyan választás, amely rugalmasságot biztosít a csapatoknak ahhoz, hogy eldöntsék, mi a leghatékonyabb módszertan tervezési feladatukhoz. Legyen szó a szekvenciális C ++ kiváló szimulációs és ellenőrzési sebességéről az AC adattípusokkal (hlslibs.org), vagy a SystemC és a MatchLib kifejezett párhuzamos modellezése (az AC típusok használatával), a Catapult biztosítja Önt.
A Catapult Flow segítségével az RTL hibakeresése szó szerint eltűnik. A C modellt a környezetében validálják, és onnan helyesen építkezett RTL jön létre. Ez drámaian csökkenti az ellenőrzési erőfeszítéseket.
A Catapult High-Level Synthesis (HLS) igény szerinti képzési könyvtár olyan modulokkal ellátott tanulási útvonalakat tartalmaz, amelyek megismertetik a mérnököket a HLS-be és a magas szintű ellenőrzéssel.
Egy csoport, amely megvitatja a tervezés és az ellenőrzés finomabb pontjait a Siemens EDA HLS és HLV eszközök segítségével. Csatlakozzon az új témákról, funkciókról, tartalomról és műszaki szakértőkről szóló vitához.
Szabványos C ++ nyelven megvalósított ingyenes és nyitott könyvtárakat a bitpontos hardver- és szoftvertervezéshez. Ez egy nyílt közösség a tudáscserére és az IP HLS számára, amely felhasználható mind a kutatás, mind a tervezés felgyorsítására.
A következő generációs magas szintű szintézis (HLS) tervezési és ellenőrzési módszereit és technikáit bemutató blog.
Hozzáférhet a részletes dokumentációhoz, kiadásokhoz, forrásokhoz és egyebekhez
Segít a maximális üzleti hatás elérésében az összetett technológiai és vállalati kihívások kezelésével a fejlesztési és tervezési tapasztalatok és a módszertani szakértelem egyedülálló keverékével.
