FPGA/PCB ko-dizajn

Integracija protoka

I/O optimizacija čvrsto je integrirana s protokom dizajna Xpedition Enterprise, dostupnom u bilo kojoj fazi projekta pomoću kartice u okruženju shematskog dizajna Xpedition. Shema, raspored PCB-a i FPGA baze podataka održavaju se u sinkronizaciji putem pomoćnika za sinkronizaciju. To korisnicima omogućuje bolju kontrolu protoka podataka o dizajnu projekta. Osim toga, shematski korisnici mogu odlučiti kada će se podaci FPGA (novi ili ažurirani) prenijeti na dizajn PCB-a. Prije pokretanja postavljanja ili usmjeravanja na PCB-u, I/O optimizator omogućuje planiranje poda pomoću Xpedition projektnih podataka u prozoru tlocrta radi boljeg početnog dodjele. Tada se rezultati mogu izvesti u Xpedition okruženje izgleda. FPGA dijelovima upravlja se na razini projekta ili poslovne knjižnice.

Grupiranje signala

Grupe signala mogu se lako stvoriti za upravljanje složenošću signala FPGA s velikim brojem pinova i ubrzavanje procesa dodjele pinova. Svaka skupina može definirati sučelja određenih hardverskih funkcija koje će se kasnije implementirati u FPGA. Te se skupine mogu tretirati kao zasebni HDL entiteti unutar alata. Grupe signala mogu se stvoriti ručno putem GUI-ja ili izdvojiti iz HDL datoteke (Verilog ili VHDL).

Particioniranje pinova

Grupiranjem pinova kroz I/O banke FPGA, optimizator pruža veću fleksibilnost u dodjeli pinova. Prednosti particioniranja pinova uključuju bolje planiranje veze s PCB-om, prilagođeno generiranje simbola i minimiziranje pravila zamjene pinova unutar grupe, što dovodi do bolje kontrole optimizacije pinova i poboljšanog otkrivanja mreže. Nadalje, grupe signala mogu se dodijeliti particiji kao jedan entitet, uklanjajući potrebu za podjelom grupa signala između I/O banaka. GUI čini upravljanje pin particijama unutar alata intuitivnim i jednostavnim.

Dodjela signala i pinova

Ručno dodjeljivanje stotina HDL signala FPGA pinovima, uz strogo pridržavanje pravila dobavljača FPGA izazov je za sve. Da bi se suprotstavio tome, I/O optimizator korisnicima pruža intuitivan i GUI prepun korisnih funkcija. Oni se kreću od automatskog dodjeljivanja, nadzora standarda signala, dodjele jednostavnim povlačenjem i ispuštanjem, podrške za operacije na skupovima objekata i dinamičkog filtriranja. To čini dodjelu signal-pinova jednostavnom operacijom. Svakom promjenom dodjele pinova upravlja se kroz protok FPGA na ploči i održava se dosljednom budući da se optimizator nalazi između FPGA i PCB tokova, komunicirajući sve promjene napravljene s obje strane.

Automatizirano generiranje dijelova i simbola

Sama priroda FPGA uređaja zahtijeva drugačiji pristup procesu generiranja simbola. Logika FPGA može se mijenjati nekoliko puta tijekom projekta i simboli moraju biti u skladu s tim promjenama. Korisnici imaju skup moćnih značajki koje čine stvaranje simbola jednostavnim, brzim i bez grešaka, a istovremeno omogućuju potpunu kontrolu procesa stvaranja simbola. U usporedbi s ručnim stvaranjem simbola, vrijeme se smanjuje sa sati ili dana na minute.

Planiranje poda

Važna faza toka dizajna PCB-a je postavljanje komponenata i orijentacija na samom rasporedu ploče. Planiranje poda može se obaviti prije i tijekom postupka rasporeda PCB-a. Dizajneri imaju jasnu prednost što mogu izvršiti promjene dodjele FPGA pinova odmah od ranih faza projekta.

Otkrivanje mrežnih linija

• Dodjele signala i PIN-a mogu se automatski optimizirati uz poštivanje pravila i ograničenja specifičnih za pin. To omogućuje visoko učinkovito odmotavanje mrežnih linija, što rezultira:
• Smanjen broj slojeva
• Minimiziranje problema integriteta signala
• Povećani vremenski proračuni
• Minimiziranje duljine tragova na PCB-u
• Mnogo brže vrijeme rute FPGA in situ na ploči.

I/O optimizator jamči zamjenu pinova bez grešaka tijekom postupka dodjele signala. Razotkrivanje se može obaviti na podacima rasporeda Xpedition ili mnogo ranije tijekom planiranja poda. Osim toga, u potpunosti je podržan između pinova, izlaza igle, kraja tragova i ciljeva rute.

FPGA višestančni

U većini slučajeva isti FPGA uređaj imat će različite logičke funkcije koje se dijele kroz projekte ili čak dijele unutar jednog projekta. I/O optimizator u potpunosti podržava ove situacije i to se radi automatski tijekom razvoja projekta. FPGA predstavljeni različitim funkcionalnim simbolima u izvješću BOM navedeni su zajedno s kodovima dobavljača.

Multi-FPGA optimizacija

Uspješnu optimizaciju veza između dva ili više FPGA uređaja gotovo je nemoguće izvesti bez ove najsavremenije tehnologije. Algoritam optimizacije procjenjuje sve moguće kombinacije veza kako bi se postiglo optimalno međusobno povezivanje, minimizirajući neto križanje koje proizlaze iz početnog dodjele, omogućujući veće stope završetka rute. FPGA I/O optimizator standardno uključuje multi-FPGA optimizaciju.