Poboljšajte AMS sigurnost, kvalitetu ispitivanja i vrijeme. Tessent DefectSim zamjenjuje ručnu procjenu pokrivenosti ispitivanjem u AMS krugovima, generirajući objektivne podatke koji usmjeravaju poboljšanja potrebna za ispunjavanje standarda kvalitete i funkcionalne sigurnosti i ciljeva pokrivenosti ispitivanja.
Izgrađen na tehnikama ubrizgavanja defekata na razini tranzistora koje se koriste u TestKompress Cell-Aware ATPG za digitalne sklopove koji se mogu skenirati, DefectSim je pogodan za blokove industrijskih sklopova koji sadrže stotine ili tisuće tranzistora.
Generirajte izvršni sažetak s popisom pokrivenosti nedostataka ponderiranog vjerojatnošću, intervala pouzdanosti i matricu koja navodi svaki kvar i je li otkriven neuspješnim testnim ograničenjem ili digitalnim izlazom.
Dramatično smanjite ukupno vrijeme simulacije u usporedbi sa simulacijom proizvodnih testova i ravnim ekstrahiranim mrežnim listama rasporeda u klasičnom SPICE-u na paralelnim CPU-ima.
Procijenili smo Tessent DefectSim na nekoliko automobilskih IC-ova i zaključili da je riječ o visoko automatiziranom i fleksibilnom rješenju koje vodi poboljšanja u tehnikama testiranja i dizajna za testiranje i omogućuje nam mjerljivo poboljšanje pokrivenosti nedostataka analognih testova.
