Sveobuhvatan portfelj memorijskih VIP rješenja za I3C i I2C koji koriste dizajneri sustava na čipu (SoC) i IP dizajneri kako bi osigurali sveobuhvatnu provjeru i usklađenost protokola i vremena. Avery Verification IP for Control/Serial Buses sabirnice implementira kompletan skup modela, provjera protokola i paketa testova usklađenosti u 100% izvornom SystemVerilog i UVM.
Isporučeni proizvodi
- I3C/I2C/SMBUS master i slave BFM
- Paket testova usklađenosti
- Korisnički vodič