Izazovi u digitalnoj implementaciji
Upravljanje složenošću dizajna, ciljevima performansi/snage/područja i vremenom stavljanja na tržište ključni su izazovi u modernom dizajnu SoC -a. Složenost pravila dizajna i vrijeme sastanka čine zatvaranje dizajna izazovnijim nego ikad i zahtijevaju promjenu paradigme u mjestu i ruti.
Postizanje zatvaranja DRC-a
Opsežna upotreba tehnologije višestrukog uzorka, EUV litografije i stanica mješovite visine komplicira postavljanje i usmjeravanje. Potrebne su temeljne promjene u tehnologiji mjesta i rute kako bi se učinkovito postiglo zatvaranje DRC-a.
Pružanje konkurentnog PPA
Tržište želi IC-ove s najmanjom potrošnjom energije i najvećim performansama. Probojne tehnologije optimizacije mogu minimizirati snagu uz postizanje vremenskih i površinskih ciljeva i kontrole troškova razvoja.
Smanjenje vremena do zatvaranja
Precizna procjena vremena nakon rute teža je nego ikad s povećanjem otpora žice/putem. Izbjegavajte iteracije, poboljšajte PPA i smanjite vrijeme do zatvaranja povlačenjem detaljne vidljivosti rute ranije u toku.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Predstavljamo Aprisu: Softversko rješenje za mjesto i rutu
Platforma za mjesto i rutu Aprisa rješenje je usmjereno na detalje za izazove moderne implementacije digitalnog IC-a.
