Dizajniran da odgovori na izazove provjere valjanosti DFT-a
Učinkovito upravljajte mrežnom listom ili razinom prijenosa registra (RTL) na sustavu na čipu s punim čipom (SoC) za dizajnerske veličine do 40B vrata.
Bilo da izvodite tradicionalni strukturni test, samotestiranje ugrađenog u memoriju (MBIST) ili napredniji dizajn za testiranje (DFT), formate poput parametričkog, I/O karakterizacije, pa čak i funkcionalnog testa, Veloce DFT App može se nositi sa svim različitim načinima testiranja DFT koji se pokreću na proizvodnim SoC-ovima
Stupite u kontakt s našim prodajnim timom 1-800-547-3000

Aplikacija Veloce Design-for-Test (DFT) pruža pristup dizajnu pomaka lijevo za provjeru provjere uzorka ispitivanja. Aplikacija Veloce DFT je protok provjere DFT uzorka optimiziran za emulaciju koji je brži od tradicionalne simulacije softvera. Aplikacija DFT kompatibilna je sa svim različitim vrstama testnih uzoraka koji se pokreću na ATE (automatizirana testna oprema). Aplikacija Veloce DFT u potpunosti je kompatibilna s aplikacijom Veloce Fault App za precizno mjerenje pokrivenosti kvarova ili pružanje funkcionalne metrike ocjenjivanja kvarova. Koristi se zajedno s aplikacijom Veloce Power, profiliranjem snage i procjenom uzorka kako bi se osigurao visoko robustan proizvodni program.
Učinkovito upravljajte mrežnom listom ili razinom prijenosa registra (RTL) na sustavu na čipu s punim čipom (SoC) za dizajnerske veličine do 40B vrata.
Veloce DFT nadmašuje tradicionalnu simulaciju redovima veličine. U nekim slučajevima čak 16K puta više performansi
Veloce DFT App podržava format datoteke standardnog jezika testnog sučelja (STIL) u cijeloj industriji
Broj uzoraka testiranja koji se moraju pokrenuti kako bi se u potpunosti potvrdio SoC košta vrijeme i novac. Ovi veliki setovi uzoraka moraju biti robusni i raditi tijekom prvog silicija, tako da ne ugrožavaju raspored isporuke proizvodnje. Uz Veloce DFT App i ubrzanje temeljeno na emulaciji više od 10K puta brže od simulacije softvera, može se uspostaviti formalniji postupak provjere valjanosti radi postizanja ciljanih ciljeva.

S Veloce DFT-om izvršena je strukturna analiza dizajna kako bi se iskorijenile rupe za pokrivanje u proizvodnom programu. Nakon što se pronađe ovaj skup grešaka i stvori se podražaj, Veloce DFT i Fault Apps potpuno automatiziraju proces pokretanja testa i ubrizgavanja grešaka na iterativni način. Rezultirajuća pokrivenost grešaka može se spojiti s ATPG bazom podataka pokrivenosti za završnu pokrivenost testnim programom.

Strukturne metode ispitivanja DFT dodaju dodatnu nefunkcionalnu logiku samo za testiranje u dizajn, gdje energetske mreže i izgled dizajna možda neće biti optimizirani za ovu dodatnu logiku koja dovodi do događaja snage, temperature i brzine na testovima koji mogu smanjiti prinose i utjecati na prihod projekta. Aplikacija Veloce DFT zajedno s Veloce Power App aplikacijom može dati uvid u događaje i procjene napajanja na početku dizajna i planiranja.
