Bilo da se radi o dubokom učenju, računalnom vidu, komunikacijama, videu ili bezbrojnim drugim prostorima, Catapult je više od pukog "C do RTL". ASIC, FPGA ili eFPGA, s novim kodom/funkcionalnim pokrivenošću, vodećim izborom moći u klasi i formalnom provjerom, naučite kako vam to omogućuje da učinite više i učinite to bolje.
Ovaj uvodni govor ispituje kako se dizajn poluvodiča mijenja kako bi se omogućio brzi razvoj i primjena prilagođenih, optimiziranih za aplikaciju, SoC dizajna - od koncepta do životnog rada, dok putujemo do održive računske budućnosti.
Učinkovita isporuka AI u današnjim IoT sustavima nadilazi jednostavno prijenos neuronskih mreža u Pythonu na rubni uređaj. Prilagođeni hardver izgrađen pomoću sinteze visoke razine razlikovat će vaš sustav od konkurencije.
Usvajanje HLS-a za dizajn čipova vođeno je povećanjem složenosti dizajna i provjere i vremena za tržišne pritiske. HLS omogućava dizajnerima da brže dovedu svoje čipove na tržište skraćujući cjelokupni protok dizajna i provjere.
Kompletno snimanje seminara uživo, slajdovi,
Resources i još mnogo toga!
Usvajanje HLS-a za dizajn čipova vođeno je povećanjem složenosti dizajna i provjere i vremena za tržišne pritiske. HLS omogućava dizajnerima da brže dovedu svoje čipove na tržište skraćujući cjelokupni protok dizajna i provjere.
Kompletno snimanje seminara uživo, slajdovi,
Resources i još mnogo toga!
Ovaj seminar koristi AI/ML akcelerator zasnovan na AXI-u kako bi pokazao kako HLS može brzo preći iz algoritma, kroz dizajn zasnovan na C, analizu performansi na razini sustava i sveobuhvatnu provjeru s zatvaranjem RTL pokrivenosti.
Kompletno snimanje seminara uživo, slajdovi,
Primjeri dizajna, Resources i još mnogo
