High-Level Verification Solutions

Pružajući vodeće proizvode i metodologiju za dizajn na visokoj razini, Siemens isporučuje rješenja u više točaka procesa projektiranja. Provjera dizajna, pokrivenost koda i funkcionalnosti te formalna provjera za provjeru ekvivalencije C ++ i SystemC.

HLS & HLV nadolazeći događaji Knjižnica resursa HLS i HLV

Katapult High-Level Verification Solutions

Ubrzajte protok provjere na visokoj razini (HLV) poznatim i pouzdanim metodama pomoću Catapult HLV platforme. Smanjite svoje ukupno vrijeme obrade i troškove provjere SoC-a do 80% koristeći provjeru dizajna na visokoj razini, pokrivenost koda/funkcionalnosti i statičke i formalne metode.

Catapult Coverage

Pokri@@

venost koda svjesna HLS-a, uključujući podršku za izjavu, granu, stanje, ekspresiju (FEC) i pokrivenost pristupa nizu plus funkcionalna pokrivenost nadahnuta SystemVerilog-om s podrškom za pokrivne grupe, pokrovne točke, kante i križeve.

Catapult Formal Verification Tools

Formalno pronađite pogreške, nejasnoće i probleme s dizajnom problema ili pogreške ograničavanja korisnika na početku HLS procesa. Čak i uz razlike u vremenu i sučeljima, Catapult Formal omogućuje provjeru i tok zatvaranja pokrivenosti.

SLEC System

Provjerite ispravnost RTL-a u odnosu na vaše modele na visokoj razini koristeći SLEC. Omogućuje dokaz da su specifikacija i implementacija identični unatoč razlikama u jeziku, vremenu ili apstrakciji.

Provjera na visokoj razini

Questa HL-SystemC

Provjera dizajna na visokoj razini s proširenjem Questa HL-SYC pomaže u uklanjanju problema prije sinteze započinjanjem verifikacije ranije u toku.