Skip to main content
Ova se stranica prikazuje pomoću automatiziranog prijevoda. Umjesto toga, pogledaj na engleskom?
Izbliza kompjuterskog čipa.
Najbolje prakse poluvodičkog pakiranja

Integrirano planiranje i izrada prototipa na razini sustava

Višestruki čiplet/ASIC paketi s heterogenom integracijom zahtijevaju rano planiranje poda za montažu ako se žele postići ciljevi snage, performansi, površine i troškova.

Planiranje montaže IC paketa i ko-optimizacija

Integrirano rješenje za planiranje i izradu prototipa IC paketa omogućuje arhitektima i dizajnerima izgradnju i optimizaciju kompletnih sklopova IC paketa za snagu, performanse, površinu i troškove te isporuku dobro kvalificiranog prototipa za implementaciju.

VIDEO ZA PAKIRANJE POLUVODIČA

Hijerarhijsko planiranje uređaja

Ovaj video prikazuje kako hijerarhijsko planiranje uređaja može konstruirati čip/matricu koja se zatim izvozi kao uređaj i tlocrt replicira na silicijskoj podlozi.

Integrirani resursi za planiranje na razini sustava

Saznajte više o integriranom planiranju IC paketa na razini sustava i izradi prototipa iz upravljanja povezivanjem sustava, optimizacije međusobnog povezivanja na više domena i provjere 3D sklopa.

Select...
Upravljanje povezivanjem
all

Upravljanje povezivanjem sustava

Izgradnja i vizualizacija logičke povezanosti na razini sustava višekomponentnih, višekomponentnih i višeslojnih IC paketa dizajna.

Slika međusobnog povezivanja među domenama
all

Optimizacija međusobnog povezivanja na više domena

Visualization sustava kao pogled na tlocrtu s povezanošću. Optimizacija povezivanja temeljena na pravilima može se pokrenuti signalom, sabirnicom ili sučeljem. Probijanje usmjeravanja može se lako uključiti u optimizaciju sustava.

Calibre 3DStack
all

Calibre 3DSTACK

Pogonjen Xpedition Supstrat Integrator, 3DSTACK jedinstveno identificira geometrije po sloju po matrici u sklopu, omogućujući točnu provjeru LVS sklopa i ukupnu provjeru.