L'adresse IP Avery Verification pour la mémoire DDR inclut :

• Des BFM configurables dynamiquement prenant en charge le complexe racine, le terminal et le switch. Compilez une fois et sélectionnez la configuration au moment de l'exécution en tant que RC ou EP
• BFM configure le DUT de manière aléatoire pendant l'énumération afin de tester un plus grand nombre de configurations prises en charge en moins de temps, comme l'égalisation aléatoire (coefficients, préréglages, coefficients de rejet) où de nombreux problèmes de couche PHY sont détectés
• Configuration du DUT en miroir BFM complexe Root, permettant une validation basée sur le contexte
• Injectez des erreurs sur toutes les couches à l'aide de rappels et d'opérations sur les paquets telles que Nullify, Drop, Nak, Field Override, etc.
• La classe de transactions et les files d'attente multifonctions de demande/d'achèvement facilitent la modélisation de flux de demandes de trafic à large bande passante, entrelacés et différés. Diffusez les TLP en fonction de la fonction de demande aléatoire de la source, de la mémoire cible et de l'espace de configuration.
• La contrainte SV définie sur toutes les classes de paquets et de transactions génère un ensemble complet de paquets normaux et d'erreurs
• Les trackers de protocoles multiniveaux (TL, DLL, PL) accélèrent le débogage
• La couverture fonctionnelle permet de suivre les commandes TLP/DLLP et l'état des appareils
• Des assertions complètes permettent de suivre la couverture de la liste de contrôle de conformité PCI-SIG et d'isoler les bogues DUT plus rapidement
• Une suite complète de tests de conformité aléatoires, dirigés et contraints permet d'atteindre une couverture protocolaire élevée