Travaillez plus efficacement, développez des tests plus complexes et travaillez sur des topologies plus complexes, telles que des solutions multivoies et multiliaisons. Bénéficiez d'une productivité et d'une flexibilité maximales pour la vérification des conceptions au niveau des blocs, des sous-systèmes et des systèmes sur puce (SoC).

Notre solution de vérification complète comprend un environnement avancé de méthodologie de vérification universelle (UVM) qui intègre la génération de trafic aléatoire sous contraintes, des contrôles robustes des paquets, des liaisons et de la couche physique et l'injection d'erreurs, des vérifications et une couverture des protocoles, une couverture fonctionnelle, des fonctionnalités similaires à celles des analyseurs de protocoles pour le débogage et les mesures d'analyse des performances.

Les suites de tests de conformité (CTS) d'Avery proposent des tests efficaces au niveau des puces, y compris ceux utilisés dans les ateliers de conformité ainsi que des tests approfondis développés par Avery pour couvrir les caractéristiques des spécifications.

Regardez le webinaire