Un portefeuille complet de solutions de mémoire VIP pour I3C et I2C est utilisé par les concepteurs de systèmes sur puce (SoC) et d'IP pour garantir une vérification complète et la conformité aux protocoles et aux délais. Avery Verification IP for Control/Serial Buses met en œuvre un ensemble complet de modèles, de vérificateurs de protocoles et de suites de tests de conformité dans SystemVerilog et UVM 100 % natifs.
Livrables
- BFM maître et esclave I3C/I2C/SMBus
- Suite de tests de Compliance
- Guide de l'utilisateur