Tessent DefectSim est un simulateur de défaut au niveau du transistors pour les circuits analogiques, à signaux mixtes (AMS) et numériques sans balayage. Il mesure la couverture des défauts et la tolérance aux défauts et est parfait pour les circuits intégrés à haut volume et à haute fiabilité.
Améliorer la sécurité de l'AMS, la qualité des essais et le temps. Tessent DefectSim remplace l'évaluation manuelle de la couverture des essais dans les circuits AMS, générant des données objectives pour guider les améliorations nécessaires pour répondre aux normes de qualité et de sécurité fonctionnelle et aux objectifs de couverture des essais.
Construit sur les techniques d'injection de défauts au niveau des transistors utilisées dans TestKompress Cell-Aaware ATPG pour les circuits numériques scannables, DefectSIM convient aux blocs de circuits industriels contenant des centaines ou des milliers de transistors.
Générer un résumé analytique indiquant la couverture des défauts pondérés en fonction de la probabilité, l'intervalle de confiance et une matrice répertoriant chaque défaut et indiquant s'il a été détecté par une limite de test défaillante ou une sortie numérique.
Réduisez considérablement le temps total de simulation par rapport à la simulation de tests de production et de listes nettes de mise en page extraites à plat dans SPICE classique sur des processeurs parallèles.
Nous avons évalué Tessent DefectSim sur plusieurs circuits circuits automobiles et a conclu qu'il s'agissait d'une solution hautement automatisée et flexible qui guide les améliorations des techniques d'essai et de conception pour essai et nous permet d'améliorer de manière mesurable la couverture des défauts des tests analogiques.
Examinez le rôle de la simulation de défaillance analogique de la sécurité fonctionnelle de l'automobile et explorez les défis, les applications, les avantages et l'impact de la simulation de défaillance analogique sur la conception des puces et la conformité aux normes de sécurité.
