Skip to main content
Cette page est affichée à l'aide de traduction automatique. Voulez-vous afficher la version originale en anglais?
Une icône avec une gouttelette d'eau bleue et le contour blanc d'un livre.

Nouveau : Analyseur de mise en page Solido

Analyse basée sur l'IA et sensible aux mesures pour les effets parasitaires et dépendants de la configuration

Pourquoi Solido Design Environment

Solido Design Environment est un environnement de simulation complet comprenant une conception et une vérification sensibles aux variations basées sur l'intelligence artificielle.

Il fonctionne sur tous les types de conceptions, y compris les cellules standard, les mémoires, les conceptions analogiques/numériques personnalisées et les conceptions à signaux mixtes.

Fonctionnalités clés

Solido Design Environment

L'environnement de conception leader de l'industrie alimenté par l'IA, conçu pour les défis de vérification des circuits intégrés personnalisés les plus exigeants. Il fournit une suite d'outils éprouvés au silicium pour l'analyse et la vérification nominales, sensibles aux variations et à la configuration, garantissant des performances, un rendement et une fiabilité robustes des circuits.

Parasites sensibles aux mesures et analyse de la mise en page

  • Analyses statiques et dynamiques pour une couverture complète après la mise en page
  • Identifie les éléments de mise en page susceptibles qui ont un impact sur les objectifs de conception
  • Économise des semaines d'analyse de la mise en page et de temps de débogage
Solido-Conception-Environnement-1

Vérification sensible aux variations 3-6+ éprouvée au silicium

  • Vérification du rendement plus rapide par ordre de grandeur pour 3, 4, 5 et 6+ sigma
  • Résultats précis par force brute sans extrapolation ni hypothèses
  • La technologie d'autovérification garantit que les résultats peuvent être entièrement fiables, même sur des bancs d'essai complexes
Solido-Conception-Environnement-2

Environnement flexible et ouvert

•Une solution pour l'analyse et la vérification nominales, sensibles aux variations et à la mise en page

•Prend en charge les simulateurs tiers et les environnements de conception pour une flexibilité totale

•Modèles à usage multiple : GUI ou mode batch

Solido-Design-Environnement-3
Solido Design Environment

Citations des clients

« La précision de la vérification et le délai d'exécution sont des facteurs clés dans notre processus de conception, alors que nous créons la prochaine génération de technologie de mémoire. Le logiciel Solido Design Environment de Siemens a fourni une analyse de variation précise sur la force brute associée à une optimisation de la conception puissante et facile à utiliser, ce qui a considérablement réduit le temps nécessaire pour passer de la conception initiale à la production. »

M. Do Chang-Ho, SK hynix Inc

« Le logiciel Solido Design Environment est un exemple clair de la façon dont Siemens EDA écoute ses utilisateurs et développe des solutions qui permettent aux utilisateurs d'obtenir de meilleurs résultats. Nos concepteurs utilisent le logiciel Solido Design Environment comme environnement de simulation lors de la conception personnalisée de capteurs d'image CMOS à la fine pointe de la technologie, à faible bruit, haute résolution et ultra-haute vitesse pour un large éventail d'applications, notamment la cinématographie, la vision industrielle, l'automobile, la réalité augmentée et plus encore. Nous avons eu une expérience exceptionnelle avec la solution, en raison de ses flux de travail de conception qui stimulent la productivité, de sa visualisation intuitive des résultats et de son excellent support utilisateur.

Sam Bagwell, Forza Silicium (AMETEK, Inc.)

Pour l'équipe de mémoire non volatile de STMicroelectronics, la capacité de relier directement les informations de disposition au comportement électrique est essentielle. Plutôt que de découvrir les effets dépendants de la mise en page tard dans le processus, Solido Layet Analyzer introduit cette analyse plus tôt dans le processus, améliorant la confiance en matière de conception et aidant à réduire le temps que nous passons à déboguer des blocs de conception complexes de plusieurs semaines. Nous prévoyons de tester et de valider les avantages de notre activité de conception en cours.

Gianbattista Lo Guide, STMicroelectronics