Travaillez plus efficacement, développez des tests plus complexes et travaillez sur des topologies plus complexes, telles que des solutions multi-chemins et multiliens. Obtenez une productivité et une flexibilité maximales pour la vérification des conceptions de niveau de bloc, de sous-système et de système sur puce (SoC).

Notre solution de vérification complète comprend un environnement avancé de méthodologie de vérification universelle (UVM) qui intègre la génération de trafic aléatoire sous contrainte, des contrôles robustes des paquets, des liens et des couches physiques et l'injection d'erreurs, des vérifications et de la couverture des protocoles, une couverture fonctionnelle, des fonctionnalités de type analyseur de protocole pour les métriques de débogage et d'analyse des performances.

Les suites de tests de conformité Avery (CTS) offrent des tests de base efficaces au niveau de la puce, y compris ceux utilisés dans les ateliers de conformité ainsi que des tests étendus développés par Avery pour couvrir les caractéristiques des spécifications.

Regarder le webinaire