Bibliothèque de ressources Catapult de synthèse de haut niveau

Cet exposé montrera comment HLS peut être utilisé pour créer et évaluer rapidement plusieurs implémentations RTL pour un accélérateur d'IA à partir d'une seule description algorithmique.

Flux de conception comprenant la co-conception HW/SW et HLS qui permet aux développeurs de migrer des fonctions intensives de calcul d'un logiciel fonctionnant sur un processeur intégré vers un accélérateur basé sur HW en tant que périphérique basé sur bus faiblement couplé.

Cette session montre comment créer différents types d'accélérateurs à l'aide de HLS et comment les intégrer dans les conceptions de processeurs RISC-V. Un algorithme d'inférence IA et un algorithme de cryptage seront utilisés comme exemples.

Cet article décrit la conception et le déploiement, à grande échelle, d'un nouvel accélérateur destiné au transcodage vidéo à l'échelle d'un entrepôt. Le flux de conception matérielle de pointe adopté dans le développement des VCU utilisait Catapult. Voir la section 3.4.

Ce parcours de formation à la demande initie les ingénieurs au C++, au HLS et à l'utilisation de Catapult pour la conception matérielle.

Ce parcours de formation à la demande présente aux utilisateurs les concepts de conception nécessaires à la conception, au débogage et à la vérification HLS à l'aide de SystemC et de la bibliothèque MatchLib.

Ce parcours d'apprentissage initie les utilisateurs au flux Catapult HLV, permettant une vérification fonctionnelle rigoureuse de la source de haut niveau à l'aide de techniques connues et fiables.

Flux de conception comprenant la co-conception HW/SW et HLS qui permet aux développeurs de migrer des fonctions intensives de calcul d'un logiciel fonctionnant sur un processeur intégré vers un accélérateur basé sur HW en tant que périphérique basé sur bus faiblement couplé.

Introduction et détails techniques pour comprendre comment HLS explore rapidement et précisément la puissance/les performances de ses algorithmes, accéder rapidement aux implémentations FPGA pour créer des démonstrateurs/prototypes et plus encore.

Ce séminaire technique en 8 parties est conçu pour ceux qui en savent très peu sur HLS et ceux qui sont familiers avec ses concepts, mais qui veulent de vrais exemples en l'appliquant à la vision par ordinateur et à la mise en œuvre de l'apprentissage profond.

La série de vidéos suivante fournit une introduction à la conception d'accélérateurs ML simples à l'aide de HLS.

Cette série en 5 parties fournit une présentation étape par étape de la façon d'utiliser Catapult Design Analyzer pour analyser et visualiser les résultats de synthèse, identifier automatiquement les erreurs de style de codage et identifier les goulots d'étranglement de l'optimisation.

Cette série de vidéos en 9 parties fournit une présentation étape par étape de ce qui est nécessaire pour amener un algorithme à virgule flottante C ++ jusqu'au RTL optimisé à l'aide de Catapult Hik-Hapult Hik-Hapult Synthesis.