Skip to main content
Cette page est affichée à l'aide de traduction automatique. Voulez-vous afficher la version originale en anglais?
CARACTÉRISTIQUES CLÉS

Catapulte formelle

Les applications centrées sur HL sont compatibles avec les modules RTL existants et les principes UVM, ciblant :

  • Vérifier la conception pour les comportements indéfinis
  • Réaliser la fermeture de la couverture
  • Détecter les erreurs de configuration qui modifient le comportement de conception
  • Vérifier l'exactitude de la mise en œuvre
  • Détecter les différences avec la chasse aux bogues

Catapult Design Checker fournit plusieurs modes de vérification statique et formelle à bouton-poussoir qui réduisent le besoin de vérification de votre conception basée sur la simulation. Les problèmes de codage, les ambiguïtés de la source de conception, les préoccupations relatives à la QoR et les sources potentielles de discordance HLS C++/SystemC à RTL sont rapidement détectés et des commentaires sont fournis quant à la source et à la cause.

Concevez une interface de vérificateur avec des icônes de coche, de croix et de point d'interrogation sur une mise en page graphique vectorielle.

Catapult Formal Assert est une application de vérification formelle intégrée à Catapult HLS. Les assertions écrites en C-Source seront évaluées avec de puissants solveurs formels qui fournissent une réponse rapide, des délais d'attente configurables et des stratégies de résolution, et un environnement de débogage robuste. Affirmer, supposer et couverture sont pris en charge. Les contre-exemples créent un banc d'essai de niveau C et des paramètres gdb par défaut ainsi qu'un débogueur graphique de forme d'onde Visualizer de SEDA.

Une icône officielle assertive avec la tête et le corps d'une personne en position debout.

training à la demande Catapult

La bibliothèque de training à la demande Catapult Hors Niveau Synthesis (HLS) contient un ensemble de parcours d'apprentissage avec des modules pour initier les ingénieurs au HLS et à la vérification de haut niveau.

Groupe de synthèse et de vérification de haut niveau

Un groupe pour discuter des points les plus fins de la conception et de la vérification à l'aide des outils Siemens EDA HLS et HLV. Rejoignez la discussion sur les nouveaux sujets, les fonctionnalités, le contenu et les experts techniques.

HLSlibs

Un ensemble gratuit et ouvert de bibliothèques implémentées en C ++ standard pour une conception matérielle et logicielle précise au bit. C'est une communauté ouverte pour l'échange de connaissances et la propriété intellectuelle pour HLS qui peut être utilisée pour accélérer à la fois la recherche et la conception.

Blog sur la conception et la vérification HLS

Blog couvrant les méthodologies et techniques de conception et de vérification de la synthèse de haut niveau (HLS) de nouvelle génération.

Soutien Catapult

Accédez à la documentation détaillée, aux communiqués, aux ressources et plus encore.

Conseil en matière d'EDA

Vous aider à obtenir un impact commercial maximal en répondant à des défis complexes en matière de technologie et d'entreprise grâce à un mélange unique d'expérience en développement et de conception et d'expertise méthodologique.