Skip to main content
Cette page est affichée à l'aide de traduction automatique. Voulez-vous afficher la version originale en anglais?

Vue d'ensemble

Vérificateur de conception de catapulte

Catapult apporte une analyse charpie et formelle pour valider vos conceptions C++/Systemc pour l'exactitude avant la synthèse. Évitez les problèmes de conception associés aux lectures de mémoire non initialisées, aux accès aux baies hors limites, aux déclarations de commutation incomplètes et aux problèmes de QoR qui peuvent survenir lors du codage pour HLS.


La vérification au C++ réduit les coûts jusqu'à 80 %

Promo catapult design checker
CARACTÉRISTIQUES CLÉS

charpie formelle et statique pour C++/Systemc

Catapult Design Checker fournit plusieurs modes de vérification qui éliminent le besoin d'un débogage basé sur la simulation des problèmes dans votre conception. Les problèmes de codage, les problèmes de Qor et les éventuelles inadéquations et ambiguïtés de C++/SystemC à RTL sont détectés rapidement, donnant des commentaires exacts sur la source et la cause.

TROUVER DES PROBLÈMES QOR

Lint statique pour Qor

Trouver des problèmes courants dans le codage avant la synthèse est facile avec Catapult Design Checker.

charpie statique pour le flux QoR : Trouver des problèmes courants dans le codage avant la synthèse est facile avec Catapult Design Checker.
Mode de vérification personnalisé

Se concentrer sur des problèmes spécifiques

Catapult Design Checker permet à l'utilisateur de personnaliser et de hiérarchiser les vérifications pour se concentrer sur les problèmes urgents tout en réduisant le bruit provenant de problèmes déjà connus.

Diagramme de flux montrant les étapes du processus de vérification personnalisé avec des flèches reliant diverses formes et éléments de texte.

Prêt à avoir une conversation sur Design Checker ?

Si vous avez des questions, nous aurons les réponses !

Envoyez-nous un e-mail

Formation à la demande Catapult

La bibliothèque de formation à la demande Catapult Hors Niveau Synthesis (HLS) contient un ensemble de parcours d'apprentissage avec des modules pour initier les ingénieurs au HLS et à la vérification de haut niveau.

Groupe de synthèse et de vérification de haut niveau

Un groupe pour discuter des points les plus fins de la conception et de la vérification à l'aide des outils Siemens EDA HLS et HLV. Rejoignez la discussion sur les nouveaux sujets, les fonctionnalités, le contenu et les experts techniques.

HLSlibs

Un ensemble gratuit et ouvert de bibliothèques implémentées en C ++ standard pour une conception matérielle et logicielle précise au bit. C'est une communauté ouverte pour l'échange de connaissances et la propriété intellectuelle pour HLS qui peut être utilisée pour accélérer à la fois la recherche et la conception.

Blog sur la conception et la vérification HLS

Blog couvrant les méthodologies et techniques de conception et de vérification de la synthèse de haut niveau (HLS) de nouvelle génération.

Soutien Catapult

Accédez à la documentation détaillée, aux communiqués, aux ressources et plus encore.

Conseil en matière d'EDA

Vous aider à obtenir un impact commercial maximal en répondant à des défis complexes en matière de technologie et d'entreprise grâce à un mélange unique d'expérience en développement et de conception et d'expertise méthodologique.