Synthèse et vérification de haut niveau Catapult

Catapult possède le plus large portefeuille de solutions de conception matérielle pour le C++ et la synthèse de haut niveau (HLS) basée sur le système. Le mode multi-VT physiquement sensible de Catapult, avec estimation et optimisation à faible consommation, ainsi qu'une gamme de solutions de vérification de pointe font de Catapult HLS plus que de simples « C to RTL ».

Événements à venir HLS & HLV Bibliothèque de ressources HLS & HLV

High-Level Synthesis Solutions Catapult

Les solutions de synthèse de haut niveau Catapult offrent la prise en charge des langages C++ et SystemC, l'indépendance FPGA et ASIC, l'estimation et l'optimisation de la puissance ASIC ainsi que les dernières nouveautés en matière de zone multi-VT physiquement consciente et d'optimisation des performances pour améliorer vos conceptions.

C++/SystemC Synthesis

Un flux HLS complet prenant C++ ou SystemC comme entrée de conception et ciblant de manière optimale les implémentations ASIC, eFPGA ou FPGA réglées pour la fréquence et la technologie cible.

Solutions basse consommation

En ce qui concerne l'exploration de l'espace de conception précoce, l'estimation de la puissance et l'optimisation pour les RTL ASIC basse consommation, Catapult génère un RTL très efficace qui est optimisé avec notre technologie PowerPro sous le capot.

Graphique vectoriel d'une catapulte avec des parties étiquetées telles que 'Arm', 'Counterweight' et 'Trigrig'.

Solutions d'IA

Catapult AI améliore HLS pour accélérer l'exploration de la conception, l'analyse de quantification et les performances, la puissance et la prédiction de surface.

High-Level Verification Solutions Catapult

Accélérez votre flux de vérification de haut niveau (HLV) avec des méthodes connues et fiables à l'aide de la plateforme Catapult HLV. Réduisez votre temps et vos coûts globaux de vérification SoC jusqu'à 80 % en tirant parti de la vérification de la conception de haut niveau, de la couverture code/fonctionnelle et des méthodes statiques et formelles.

Catapult Coverage

Couverture de code tenant compte du HLS, y compris la prise en charge des relevés, des succursales, des conditions, des expressions (FEC) et de la couverture d'accès aux baies, ainsi qu'une couverture fonctionnelle inspirée de SystemVerilogg avec prise en charge des groupes de couverture, des points de couverture, des bacs et des croix.

Catapult Formal Verification Tools

Trouvez formellement les erreurs, les ambiguïtés et les problèmes de conception de problèmes ou les erreurs de contrainte utilisateur au début du processus HLS. Même avec des différences de synchronisation et d'interfaces, Catapult Formal permet la vérification et un flux de fermeture de couverture.

SLEC System

Vérifiez l'exactitude de RTL par rapport à vos modèles de haut niveau à l'aide de SLEC. Permettre la preuve que la spécification et la mise en œuvre sont identiques malgré les différences de langage, de timing ou d'abstraction.

Vérification de haut niveau

Questa HL-SystemC

La vérification de la conception de haut niveau avec l'extension Questa HL-SYC aide à éliminer les problèmes avant la synthèse en commençant la vérification plus tôt dans le flux.