Défis liés à la mise en œuvre numérique
La gestion de la complexité de la conception, des objectifs de rendement, de puissance et de zone et du délai de mise sur le marché sont des défis cruciaux dans la conception moderne des SoC. La complexité des règles de conception et le calendrier des réunions rendent la fermeture de la conception plus difficile que jamais, et nécessite un changement de paradigme dans le lieu et l'itinéraire.
Réaliser la fermeture de la RDC
L'utilisation intensive de la technologie à motifs multiples, de la lithographie EUV et des cellules à hauteur mixte complique le placement et l'acheminement. Des changements fondamentaux à la technologie des lieux et des itinéraires sont nécessaires pour assurer efficacement la fermeture de la RDC.
Offrir un PPA concurrentiel
Le marché veut des CI ayant la plus faible consommation d'énergie et les plus performants. Les technologies d'optimisation révolutionnaires peuvent réduire l'énergie tout en atteignant les objectifs de calendrier et de zone et en contrôlant les coûts de développement.
Réduire le délai jusqu'à la fermeture
Il est plus difficile que jamais d'estimer avec précision le moment après l'acheminement en raison de l'augmentation de la résistance des fils et des voies. Évitez les itérations, améliorez la PPA et réduisez le délai de fermeture en tirant la visibilité détaillée de l'itinéraire plus tôt dans le flux.
Le lieu et l'itinéraire bousculent la conception des circuits électroniques numériques
Technologie de mise en œuvre PowerFirst
Réduire la consommation totale d'énergie pour les applications sensibles à l'énergie
Synthèse centrée sur l'itinéraire détaillé
Réalisez une fermeture rapide de la conception et résolvez les problèmes avancés de résistivité à nœud élevé et à haute résistivité
Certifié par les principales fonderies
Certifié par les principales fonderies à 4 nm et à rampage rapide sur des certifications 3 nm
Présentation d'Aprisa : une solution logicielle de lieu et de route
La plateforme lieu et itinéraire Aprisa est une solution centrée sur l'itinéraire détaillé pour relever les défis de la mise en œuvre de circuits électroniques numériques modernes.
