Skip to main content
Cette page est affichée à l'aide de traduction automatique. View in English instead?
Un plan rapproché d'une puce informatique.
Meilleures pratiques en matière d'emballage de semi-conducteurs

Planification et prototypage intégrés au niveau du système

Les packages multi-chiplet/ASIC avec intégration hétérogène nécessitent une planification précoce de l'étage pour atteindre les objectifs de puissance, de performance, de surface et de coûts.

Planification et co-optimisation de l'assemblage de colis IC

Une solution intégrée de planification et de prototypage de packages de circuits intégrés permet aux architectes et aux concepteurs de construire et d'optimiser des ensembles de blocs de circuits intégrés complets pour la puissance, les performances, la superficie et le coût et de livrer un prototype bien qualifié pour la mise en œuvre.

VIDÉO SUR L'EMBALLAGE DES SEMI-CONDUCTEURS

Planification hiérarchique des appareils

Cette vidéo montre comment la planification hiérarchique des appareils peut construire un chiplet/matrice qui est ensuite exporté sous forme d'appareil et de plan d'étage répliqué sur un substrat de silicium.

Ressources de planification intégrée au niveau du système

Apprenez-en plus sur la planification et le prototypage intégrés des packages de CI au niveau système à partir de la gestion de la connectivité système, de l'optimisation de l'interconnexion interdomaine et de la vérification des assemblages 3D.

Select...
Gestion de la connectivité
all

Gestion de la connectivité système

Construction et visualisation de la connectivité logique au niveau du système de conceptions de blocs de CI multi-matrices, multi-composants et multi-substrats.

Image d'interconnexion inter-domaines
all

Optimisation de l'interconnexion inter-domaines

Visualization du système sous forme de plan d'étage avec connectivité. L'optimisation de la connectivité basée sur des règles peut être exécutée par signal, bus ou interface. Le routage des petits arrêts peut être facilement inclus pour optimiser le système.

Calibre 3DStack
all

Calibre 3DSTACK

Animé par Xpedition Substrate Integrator, 3DSTACK identifie de manière unique les géométries par couche et par matrice dans l'assemblage, ce qui permet une vérification précise de l'assemblage LVS et une vérification globale.