DDRx-suunnittelu ja todentaminen

HyperLynx suorittaa integroidun signaalin eheys- ja ajoitusanalyysin Double Data Rate (DDR) -rajapinnoille varmistaen signaalin laadun, vinouden ja ajoitusvaatimukset. Automaattinen ulkoasun purku, 3D-EM-mallinnus ja edistyneet simulointitekniikat tukevat energiatietoista analyysiä ja DDR5-sovelluksia.

HyperLynx-resurssit

DDR-rajapintojen analysointi

DDR-liitännät sisältävät useita signaaliryhmiä, jokaisella on ainutlaatuiset signaalin laatuvaatimukset. Heillä on myös suhteelliset ajoitussuhteet signaaliryhmien välillä, jotka on tyydytettävä. Kaikki signaalit kaikissa ryhmissä on analysoitava sen varmistamiseksi, että suunnittelu toimii suunnitellusti. Tässä esitetyssä kuvassa on yli 64 signaalia, mukaan lukien kello, komento/osoite, tiedot, datan välähdys ja tila. Minkä tahansa yksittäisen signaalin signaalin laatu- tai ajoitusongelma voi tehdä koko käyttöliittymän toimimattomaksi.

Onneksi DDR-rajapinnat liittyvät JEDEC-spesifikaatioihin, jotka dokumentoivat rajapintavaatimukset - mutta vain käyttöliittymän DRAM-puolelle. JEDEC ei määrittele ohjaimen I/O-signaali- tai ajoitusvaatimuksia, joten eri ohjaimilla on ainutlaatuinen käyttäytyminen, joka on otettava huomioon analyysin aikana. Ohjaimet voivat esimerkiksi suorittaa deskewingin käyttöliittymän, tavun, nibblen tai yksittäisen bitin perusteella - tai eivät ollenkaan.

Liitännän toiminnan varmistaminen edellyttää sen varmistamista, että signaalin laatu- ja ajoitusvaatimukset täyttyvät kaikille signaaleille ja ryhmien välisille suhteille, mukaan lukien ohjainkohtaiset käyttäytymiset. Tämä edellyttää kaikkien signaalien simulointia ja aaltomuototietojen jälkikäsittelyä silmämittausten poimimiseksi ja lentoaikojen yhdistämiseksi käytettäväksi ajoituslaskelmissa. Tämän analyysin suorittaminen täydelliselle DDR-rajapinnalle on vaikeaa, koska mukana on kymmeniä signaaleja. Ihannetapauksessa tämä analyysi olisi täysin automatisoitu analyysivaiheiden monimutkaisuuden ja määrän vuoksi.

DDR design and verification analyzing DDR4 and DDR5 interfaces calculating JEDEC specs shown as a screen shot from HyperLynx.

Automaattinen täyden käyttöliittymän ulkoasun jälkeinen tarkistus

Computer interface with graphs, charts, and data visualizations on multiple screens

HyperLynx automatisoi täysin käyttöliittymän DDR-asettelun jälkeisen tarkistuksen yhdistämällä automaattisen asettelun topologian poiminnan edistyneeseen DDR-protokollatietoiseen simulointiin, kattavaan aaltomuodon jälkikäsittelyyn ja raporttien luomiseen.

HyperLynx DDR -vahvistus tarjoaa useita asettelumallinnuksen tarkkuustasoja, jolloin voit kytkeä erilaiset fyysiset ilmiöt päälle/pois ja varmistaa niiden yksilölliset vaikutukset järjestelmän yleiseen suorituskykyyn. Automaattiset analyysivirrat on täysin integroitu HyperLynx Advanced Solversin kanssa, mikä tarjoaa tarkan mallinnuksen ei-ihanteellisista paluureiteistä, palautusvirran jakamisesta ja samanaikaisen kytkentämelun (SSN) vaikutuksista. Mikä parasta, asettelumallinnus on täysin automatisoitu - määritä vain kiinnostavat signaalit, kriteerit signaalien pitämiseksi hyökkääjinä - ja HyperLynx tekee loput.

HyperLynx DDR -asettelun jälkeinen tarkistus suorittaa protokollakohtaisen analyysin valitun DRAM-tekniikan ja ohjaimen ominaisuuksien perusteella ja tuottaa yksityiskohtaisen HTML-raportin, joka kertoo, mitä tapahtui, mikä epäonnistui ja kuinka paljon.

Asettelua edeltävä suunnitteluanalyysi

HyperLynx DDR pre-layout PCB design analysis showing proposed layout and analysis for a subset of trace signals.

Kun sopiva reititysstrategia on määritelty, rajoitteet voidaan kaapata graafisesti ja ajaa automaattisesti asetteluun.

DDR-nopeuksien kasvaessa jännite- ja ajoitusmarginaalit laskevat edelleen, joten on välttämätöntä tutkia suunnittelutilaa perusteellisesti simuloinnin avulla ennen asettelun aloittamista. Useimmat DDR-analyysimenetelmät keskittyvät melkein yksinomaan asettelua edeltävään analyysiin, jossa kourallinen signaaleja analysoidaan edustamaan koko käyttöliittymän toimintaa.

Asettelua edeltävän analyysin aikana on kriittisen tärkeää mallintaa malli, koska se todella rakennetaan idealistisen esityksen sijasta, jota ei voida käytännössä suunnitella tai valmistaa. HyperLynx on tiiviisti integroitu Z-Zeron Z-Planner (TM) -ohjelmistoon varmistaakseen, että suunnittelun pinoaminen ja jäljitysominaisuudet edustavat fyysistä todellisuutta, joka voidaan toteuttaa tietyn fab-toimittajan kanssa.

Esiasetteluanalyysi on interaktiivinen prosessi, jossa suunnittelijat luovat ehdotetun asettelutopologian, suorittavat analyysin, tarkistavat tulokset ja iteroivat. On tärkeää, että analyysiprosessi raportoi suunnittelun jännite- ja ajoitusmarginaalit, koska ne todella mitataan järjestelmäkontekstissa. HyperLynxin esiasetteluanalyysi perustuu LineSim-kaavioeditoriin, jonka avulla suunnittelijat voivat tutkia reititysjärjestyksen, lopetuksen, reititystasojen geometrioiden ja jäljityksen pituuden/geometrian/etäisyyden vaikutuksia suunnittelunsa suorituskykyyn.

Yhtenäinen esiasettelu- ja ulkoasun jälkeinen analyysi

Asettelua edeltävä analyysi määrittelee joukon asetteluohjeita, joiden pitäisi antaa järjestelmän toimia oikein, jos asettelua edeltävä tutkimus oli kattava ja asettelusääntöjä noudatettiin täysin. Asettelun jälkeinen tarkistus analysoi suunnittelun käyttäytymistä sellaisena kuin se todellisuudessa oli asetettu, ja havaitsee tapaukset, joissa ohjeita ei noudatettu oikein tai yksinkertaisesti eivät olleet riittävän kattavia.

Molemmat analyysimuodot ovat tärkeitä. Asettelua edeltävä tutkimus auttaa optimoimaan asettelutoimet ja välttämään liiallista uudelleenkäsittelyä. Asettelun jälkeinen tarkistus auttaa varmistamaan, että suunnittelu on valmis prototyypin todentamiseen eikä siinä ole ongelmia, jotka saavat sen epäonnistumaan laboratoriossa, jossa virheenkorjaus, päivitys ja uudelleenasennus ovat aikaa vieviä ja kalliita.

Asettelua edeltävä tutkimus asettaa odotukset siitä, miten suunnittelu toimii, ja mitkä ovat liikevoittokatteet. Asettelun jälkeisen tarkistuksen on suoritettava sama analyyttinen prosessi ja raportoitava tulokset samalla tavalla kuin asettelua edeltävä tutkimus, joten kahta tulossarjaa voidaan helposti verrata. Ihannetapauksessa analyysiprosessin tulisi olla täysin automatisoitu prosessin monimutkaisuuden ja vaiheiden lukumäärän vuoksi. Juuri tätä HyperLynx DDR -analyysi tekee - käytä samaa automaattista analyysivirtaa, joka raportoi samat tulokset samassa muodossa - jotta kaikki asettelun aikana syntyneet ongelmat voidaan nopeasti eristää ja ratkaista.

HyperLynx Pre-layout analysis software image showing optimization and verification of signals.

Kattava simulaatiotulosten raportointi

Software interface with graphs, charts, and data tables displaying financial or analytical information

HyperLynx DDR -analyysi tuottaa kattavan raportin, jossa luetellaan analysoidut signaalit ja näyttää, mitä tapahtui, mikä epäonnistui ja kuinka paljon.

Tulokset esitetään hyperlinkitetyssä HTML-muodossa välilehtien mukaan järjestettynä, jotka sisältävät tietojen lukemisen, tietojen kirjoittamisen, osoitteen/komennon, differentiaalisignaalit, DQ/DQS-vinous- ja silmäkaavion kaaviot. Erillinen yhteenveto-välilehti kokoaa kokonaisraportin päätulostaulukoksi. Raportin jokaisessa välilehdessä näkyvät JEDEC-parametrien ja ohjainkohtaisten parametrien vaaditut ja mitatut arvot sekä hyperlinkit, joiden avulla käyttäjät voivat tarkastella mittaustietoja interaktiivisessa aaltomuodon katseluohjelmassa. Tulokset ovat suodatettavissa ja lajiteltavissa, joten suunnittelijat voivat nopeasti määrittää minimi-/maksimiarvot ja eristää ongelma-alueet.

Erillinen, vuorovaikutteinen silmäkaavion katseluohjelma esittelee raportin tärkeimmät tulokset taulukkomuodossa, jolloin mallit voivat piirtää silmäkaavion valitsemalla signaalirivin taulukosta. Taulukko on suodatettavissa ja lajiteltavissa, kuten HTML-raportti. Sopiva, protokollakohtainen silmämaski voidaan näyttää signaalin jännitteen ja ajoitusmarginaalien näyttämiseksi.

Edistynyt, protokollatietoinen DDR-analyysi

Täyden käyttöliittymän DDR-analyysi on monimutkainen, protokolla- ja laitekohtainen prosessi. Tarkka analyyttinen prosessi, aaltomuodon mittaukset ja ajoituslaskenta eroavat käytetyn DRAM-tekniikan ja ohjaimen mukaan. HyperLynx ymmärtää DDR-2,3,4,5- ja LPDDR-2,3,4,5-tekniikoiden protokollavaatimukset, mukaan lukien puskuroidut (rekisteröidyt) DDR5-muistit. HyperLynx käyttää ajoitusmallien ja ohjatun analyysitoiminnon asetusasetusten yhdistelmää ohjaimen ominaisuuksien määrittämiseen ja analyysin määrittämiseen. Ohjatun analyysin avulla määritetyt Controller-ominaisuudet sisältävät 1T/2T-osoitteen ajoituksen, lukemisen ja kirjoituksen tasoituksen, dynaamisen pääteasennuksen, DQ/DQS-työpöytäominaisuudet ja paljon muuta.

Tiedonsiirtonopeuden kasvaessa signaalien ja Power Delivery Network (PDN) väliset vuorovaikutukset tulevat tärkeämmiksi ja voivat kuluttaa merkittävän osan suunnittelun käytettävissä olevasta liikevoittokatteesta. Näiden vaikutusten mallintaminen vaatii tarkan simulaatiomallin yhdistetylle signaalin/virranjakeluverkolle. HyperLynx DDR-analyysi on integroitu saumattomasti HyperLynx Advanced Solvers -hybridiratkaisijaan näiden simulaatiomallien luomiseksi. Power-Aware -analyysin avulla ei-ihanteellisten signaalin paluupolkujen, paluureitin virran jakamisen ja samanaikaisen kytkentäkohinan vaikutukset voidaan sisällyttää valikoivasti tai sulkea pois analyysistä, jolloin niiden vaikutus toimintamarginaaleihin voidaan kvantifioida.

DDR5-muisti edustaa täysin uutta lukua DDR-mallinnuksessa ja simuloinnissa johtuen tasauspiirin sisällyttämisestä laitevastaanottimiin. Tämä edellyttää uuden sukupolven DDR5 (IBIS-AMI) simulaatiomalleja ja simulointitekniikoita. Lisäksi DDR5 velvoittaa laskemaan silmämarginaalit 1e-16 todennäköisyyksillä, mikä ei ole mahdollista tavanomaisilla DDR-simulointitekniikoilla. HyperLynx tukee täysin DDR5 IBIS-AMI -simulaatiomalleja uusimmilla ominaisuuksilla ja tukee useita simulointimenetelmiä tarjotakseen erilaisia kompromisseja simulaation nopeuden ja tarkkuuden välillä. HyperLynx sallii myös IBIS-AMI-mallien käytön yksipäisten analogisten ohjainten kanssa, joilla on vaihtelevat nousu/pudotusimpedanssit ja reunanopeudet - mikä ei luonnollisesti kuulu itse IBIS-AMI-spesifikaatioon.

HyperLynx DDR4 and DDR5 screen shot showing protocol analysis and timing calculations for a DRAM chipset.

HyperLynxin DDR5 Advanced Analysis tukee nousu/laskun epäsymmetrian samanaikaista mallintamista ja tulosten laskemista arvoon 1e-16 asti täyttäen DDR5-spesifikaation tiukimmat vaatimukset.

DDRx-suunnittelu ja todentaminen

DDR-liitäntäanalyysi