Paranna suunnittelun testattavuutta, vähennä kuvioiden määrää ja minimoi RTL2GDSII-suunnitteluvirtojen häiriöt Tessent RTL Pron edistyneillä DFT-ominaisuuksilla. Muokkaa ja kirjoita RTL: ää säilyttäen luetun ulkoasun ja tuntuman, jotta muutoksia voidaan helposti vertailla ennen DFT:tä ja sen jälkeen lisättyjen mallien välillä.
Rakenna Tessentin RTL -muokkausominaisuuksia RTL Prolla, jonka avulla suunnittelijat voivat hyödyntää huipputyökaluja jatkaakseen vaihto-vasemmanpuoleista työntöään, mikä mahdollistaa VersaPoint- ja LBIST-OST-testipisteiden lisäämisen suunnittelun RTL: ään.
Jatka kolmannen osapuolen synteesi- ja todentamistyökalujen käyttöä lisätyn DFT-logiikan optimoimiseksi synteesin aikana, jolloin vain skannauksen lisäys suoritetaan porttitasolla. Lisätty logiikka on RTL; lähtösuunnittelu pysyy RTL.
Lisää x-rajaus- ja VersaPoint-testipistetekniikka mallin RTL-muotoiluun, jotta peitto paranee ja kuvioiden määrä vähenee.
Käytä samaa RTL: ää synteesiin ja todentamiseen suorituskyvyn parantamiseksi ja suunnitteluajan lyhentämiseksi. Testiasetetun RTL: n kirjoittaminen mahdollistaa synteesityökalujen DFT-logiikan optimoinnin. Vahvistusvälineet toimivat nopeammin, kun niitä käytetään RTL: n kanssa.
Automatisoi testipisteiden, kääresolujen ja x-rajauslogiikan analysointi ja lisääminen aikaisemmin suunnitteluvirrassa RTL-tasolla. Tessent RTL Pro käsittelee monimutkaisia Verilog- ja SystemVerilog-rakenteita ja ylläpitää alkuperäisen RTL-suunnittelun ulkoasua ja tunnelmaa. Tuloksena oleva RTL-lähtö yksinkertaistaa alavirran työkalujen virtausta, jolloin synteesi ottaa huomioon suunnitteluun lisätyn testilogiikan.
Tessent RTL Pro perustuu Tessentin markkinoiden johtaviin DFT-työkaluihin tarjoamalla ainutlaatuisia toimintoja, jotka auttavat asiakkaita lyhentämään suunnittelun läpimenoaikaa ja nopeuttamaan markkinoille tuloaikaa. Lisätietoja tästä valkoisesta kirjasta.
Toiminnankriittiset sovellukset markkinoilla, kuten kuljetus- ja lääkinnälliset laitteet, edellyttävät korkeampaa kokonaistestauslaatua, mutta se tarkoittaa usein enemmän testimalleja, tietomäärää ja pidempiä testiaikoja.
Kilpailukyky nykypäivän puolijohdemarkkinoilla tarkoittaa integroitujen, skaalautuvien ja joustavien ratkaisujen käyttöönottoa DFT-toteutusajan, testikustannusten ja markkinoille tuloajan lyhentämiseksi.
Haastavimpien DFT-tehtävien toteuttamista yksinkertaistaa Tessentin tuotteissa oleva todistettu ja laajalti käytetty automaatio. Tässä valkoisessa kirjassa kuvataan RTL-pohjaisen hierarkkisen DFT-menetelmän peruskomponentit.
