FPGA/PCB kaasdisain

Voolu integreerimine

I/O optimeerimine on tihedalt integreeritud Xpedition Enterprise Enterprise'i disainivooga, mis on kättesaadav projekti mis tahes etapis, kasutades vahekaarti Xpeditioni skemaatilise kujunduskeskkonna vahekaarti. Skemaatilist, PCB paigutust ja FPGA andmebaase hoitakse sünkroonimisassistendi kaudu sünkroonis. See võimaldab kasutajatel paremini kontrollida projekti projekteerimisandmevoogu. Lisaks saavad skemaatilised kasutajad otsustada, millal FPGA andmed (uued või uuendatud) edastatakse PCB disainile. Enne PCB-le paigutamise või marsruutimise alustamist võimaldab I/O optimeerija põranda planeerimist, kasutades põrandaplaani aknas Xpeditioni projektiandmeid paremaks esialgseks määramiseks. Seejärel saab tulemusi eksportida Xpeditioni paigutuskeskkonda. FPGA osi hallatakse kas projekti või ettevõtte raamatukogu tasandil.

Signaalide rühmitamine

Signaalarühmi saab hõlpsasti luua suure tihvtide arvu FPGA-de signaali keerukuse haldamiseks ja tihvtide määramise protsessi kiirendamiseks. Iga rühm võib määratleda konkreetsete riistvarafunktsioonide liidesed, mida hiljem rakendatakse FPGA-s. Neid rühmi võib tööriista sees käsitleda eraldi HDL-üksustena. Signaalarühmi saab luua käsitsi GUI kaudu või ekstraheerida HDL-failist (Verilog või VHDL).

Pin partitsioon

Rühmitades tihvtid FPGA I/O pankadesse, pakub optimeerija tihvtide määramisel suurema paindlikkuse. Tihvtide jaotamise eelised hõlmavad paremat PCB-ühenduse planeerimist, kohandatud sümbolite genereerimist ja tihvtide vahetamise reeglite minimeerimist rühmas, mis toob kaasa tihvtide optimeerimise parema kontrolli ja võrgu lahtivõtmise parema kontrolli. Lisaks saab signaalarühmi määrata partitsioonile ühe olemina, eemaldades vajaduse jagada signaalarühmad I/O pankade vahel. GUI muudab tööriista tihvtide partitsioonide haldamise intuitiivseks ja lihtsaks.

Signaali- ja tihvtide määramine

FPGA tihvtidele sadade HDL-signaalide käsitsi määramine, järgides samal ajal rangelt FPGA müüjate reegleid, on väljakutse kõigile. Selle vastu võitlemiseks pakub I/O optimeerija kasutajatele intuitiivset ja kasulike funktsioonidega pakitud GUI. Need hõlmavad automaatset määramist, signaalistandardite järelevalvet, lihtsa lohistamise ja kustutamise teel määramist, objektide komplektide toimingute toetamist ja dünaamilist filtreerimist. Need muudavad signaalitihvti määramise lihtsaks toiminguks. Iga tihvtide määramisel tehtud muudatusi hallatakse kogu FPGA pardal oleva voo ulatuses ja seda hoitakse järjepidevana, kuna optimeerija asub FPGA ja PCB voogude vahel, edastades kõik mõlemal pool tehtud muudatused.

Automaatne osade ja sümbolite genereerimine

FPGA seadmete olemus nõuab sümbolite genereerimise protsessile teistsugust lähenemist. FPGA loogika võib projekti käigus mitu korda muutuda ja sümbolid tuleb nende muudatustega kooskõlas hoida. Kasutajatel on hulk võimsaid funktsioone, mis muudavad sümbolite loomise lihtsaks, kiireks ja veavabaks, võimaldades samal ajal sümbolite loomise protsessi täielikku kontrolli. Võrreldes sümbolite käsitsi loomisega lühendatakse aega tundidest või päevadest minutiteni.

Põrandaplaneerimine

PCB projekteerimisvoo oluline etapp on komponentide paigutus ja orientatsioon tahvli paigutusele endale. Põrandaplaneerimist saab teha enne PCB paigutuse protsessi ja selle ajal. Disaineritel on selge eelis, et nad saavad teha FPGA tihvtide määramise muudatusi kohe projekti varases staadiumis.

Netoliini lahtivõtmine

• Signaali-PIN-määrusi saab automaatselt optimeerida, järgides samal ajal pinnaspetsiifilisi reegleid ja piiranguid. See võimaldab väga tõhusat võrguliini lahti võtta, mille tulemuseks on:
• Vähendatud kihtide arv
• Signaali terviklikkuse probleemide minimeerimine
• Suurenenud ajakava eelarved
• Jälgede pikkuse minimeerimine PCB-l
• Palju kiirem FPGA marsruudi aeg kohapeal laual.

I/O optimeerija tagab signaali määramise ajal veavaba tihvtide vahetamise. Lahtistamine võib toimuda Xpeditioni paigutusandmete põhjal või põrandaplaneerimise ajal palju varem. Lisaks on see täielikult toetatud tihvtide, tihvtide väljapääsude, jälgede lõpu ja marsruudi sihtmärkide vahel.

FPGA mitme eksemplari

Enamikul juhtudel on samal FPGA-seadmel erinevad loogilised funktsioonid, mida jagatakse projektide vahel või isegi jagatakse ühe projekti raames. I/O optimeerija toetab neid olukordi täielikult ja seda tehakse projekti väljatöötamise ajal automaatselt. FPGA-d, mida tähistavad BOM-aruandes erinevad funktsionaalsed sümbolid, on loetletud koos müüja koodidega.

Multi-FPGA optimeerimine

Kahe või enama FPGA seadme vaheliste ühenduste edukat optimeerimist on peaaegu võimatu ilma selle tipptasemel tehnoloogiata teostada. Optimeerimisalgoritm hindab kõiki võimalikke ühenduskombinatsioone optimaalse ühenduse saavutamiseks, minimeerides esialgsest määramisest tulenevaid võrguristumisi, võimaldades suuremat marsruudi lõpuleviimise määra. FPGA I/O optimeerija sisaldab standardvarustuses mitme FPGA optimeerimist.