Tessent DefectSim on transistoritaseme defektide simulaator analoog-, segasignaali (AMS) ja skaneerimata digitaalahelate jaoks. See mõõdab defektide katvust ja defektide taluvust ning sobib suurepäraselt nii suure mahuga kui ka suure töökindlusega IC-de jaoks.
Parandage AMS-i ohutust, testikvaliteeti ja aega. Tessent DefectSim asendab AMS-i ahelates käsitsi katvuse hindamise, genereerides objektiivseid andmeid kvaliteedi- ja funktsionaalsete ohutusstandardite ning testi katvuse eesmärkide täitmiseks vajalike täiustuste suunamiseks.
Ehitatud transistori taseme defektide sissepritsetamise tehnikatele, mida kasutatakse TestKompress Cell-Aware ATPG-s skaneeritavate digitaalahelate jaoks, sobib tööstuslike vooluahelate plokkide jaoks, mis sisaldavad sadu või tuhandeid transistoreid.
Looge kokkuvõte, milles loetletakse tõenäosusega kaalutud defektide katvus, usaldusintervall ja maatriks, milles on loetletud iga defekt ja kas see tuvastati ebaõnnestunud testipiirangu või digitaalse väljundiga.
Vähendage dramaatiliselt kogu simulatsiooniaega võrreldes tootmistestide simuleerimise ja lameda ekstraheeritud paigutusvõrgu nimekirjade simuleerimisega klassikalises SPICE-s paralleelprotsessoritel.
Me hindasime Tessent DefectSim mitmete autotööstuse IC-de kohta ja jõudis järeldusele, et tegemist on väga automatiseeritud ja paindliku lahendusega, mis juhendab testimise ja katsetamise kavandamise tehnikate täiustamist ning võimaldab meil mõõdetavalt parandada analoogtestide defektide katvust.
Süvenege autotööstuse funktsionaalse ohutuse analoogrikete simulatsiooni rolli ja uurige analoogrikete simulatsiooni väljakutseid, rakendusi, eeliseid ja mõju kiibi kujundamisele ja ohutusstandardite järgimisele.
